Высоковольтный логический элемент

Высоковольтный логический элемент

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано для сопряжения низковольтных схем . ТТЛ типа с высоковольтными схемами или исполнительными устройствами. Целью изобретения является увеличение надежности и уменьшение времени задержки выключения высоковольтного логического элемента. Для этого в устройство дополнительно введен четвертый транзистор 10. Устройство также содержит инвертор 1, вход 2, транзисторы 3, 7 и 12 и резисторы, показанные на чертеже. При работе устройства , когда уровень входного напряжения изменяется с высокого на низкий, транзистор 7 будет закрыт и не окажет влияния на задержку включения транзистора 12. При этом задержка включения будет складьшаться из задержки инвертора 1, эмиттерного повторителя на транзисторе 3 и высоковольтного ключа на транзисторе 12. Задержка выключения будет равна задержке ключа на транзисторе 7 и высоковольтного ключа на транзисторе 12. 1 ил. i сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

1д1) 4 Н 03 К 19/00

ВСЕГО 9". 3 g.,13

ЬКЬ.".1 .

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4101572/24-21 (22) 02.06.86 (46) 30.01.88. Бюл. У 4 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) С.П.Тяжкун, Ю.И.Рогозов и И.П.Сорокина (53) 621.374(088.8) (56) Авторское свидетельство СССР

Ф 1058060, кл. Н 03 К 19/00, 1982.

Авторское свидетельство СССР

У 1176449, кл. Н 03 К 19/00, 1984, (54) BblGOKOBOJIbTHbIA ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к импульсной технике и может быть использовано для сопряжения низковольтных схем

ТТЛ типа с высоковольтными схемами или исполнительными устройствами.

Целью изобретения является увеличение

ÄÄSUÄÄ 1370776 А1 надежности и уменьшение времени задержки выключения высоковольтного логического элемента. Для этого в устройство дополнительно введен четвертый транзистор 10. Устройство также содержит инвертор 1, вход 2, транзисторы 3, 7 и 12 и резисторы, показанные на чертеже. При работе устройства, когда уровень входного напряжения изменяется с высокого на низкий, транзистор 7 будет закрыт и не окажет влияния на задержку включения транзистора 12. При этом задержка включения будет складываться из задержки инвертора 1, эмиттерного повторителя на транзисторе 3 и высоковольтного ключа на транзисторе 12.

Задержка выключения будет равна задержке ключа на транзисторе 7 и высоковольтного ключа на транзисторе 12.

1 ил.

1370776

Изобретение относится к импульсной технике и предназначено для сопряжения низковольтных схем ТТЛ типа с высоковольтными схемами или исполнительными устройствами.

Цель изобретения — увеличение надежности путем сокращения аппаратурных затрат и уменьшение времени задержки выключения высоковольтного логического элемента.

Принципиальная схема высоковольтного логического элемента приведена на чертеже.

Высоковольтный логический элемент содержит инвертор 1, вход которого соединен с входом 2 элемента, выход— с базой первого транзистора 3 и через третий резистор 4 — с шиной питания 5 и коллектором транзистора 3, эмиттер которого через пятый резистор

6 соединен с коллектором второго транзистора 7, эмиттер которого соединен с общей шиной, а база через первый резистор 9 с входом 2, который через четвертый резистор 9 соединен с базой четвертого транзистора

10, эмиттер которого соединен с общей шиной, а коллектор — с базой транзистора 7, коллектор которого через второй резистор ll соединен с обш i шиной и подключен к базе третьего транзистора 12, эмиттер которого соединен с общей шиной, коллектор — с выходом и через элемент 13 нагрузки подключен к шине 14 высоковольтного питания.

Высоковольтный логический элемент работает следующим образом.

При напряжении низкого уровня на входе 2 транзисторы 7, 10 закрыты и закрыт выходной транзистор инвертора

1, выполненного по схеме с открытым коллектором. Транзистор 3 открыт, и током через резистор 6 открыт транзис тор 12, через нагрузку 13 протекает ток.

При изменении уровня входного напряжения с низкого на высокий переключение элемента происходит следую— щим образом.

Сначала открывается транзистор 7, что обусловлено соотношением между резисторами 8 и 9 (резистор 9 больше резистора 8 в пределе на коэффициент

Ь, транзистора 10). Открытый тран5

55 зистор 7 обеспечивает быстрое рассасывание избыточных зарядов в базе транзистора 12 и эапирание последнего, причем независимо от того, успел закрыться транзистор 3 низким уровнем на выходе инвертора 1 илн нет. Через время задержки, достаточное для переключения инвертора I и запирания транзистора 3, открывается транзистор 10 и закрывается транзистор 7.

Низкий уровень напряжения на базе транзистора 12 относительно его эмиттера поддерживается резистором 11 °

При изменении уровня входного напряжения с высокого на низкий тран— зистор 7 уже закрыт и не влияет на задержку включения транзистора 12.

Таким образом, задержка включения элемента складывается из задержки инвертора, эмиттерного повторителя на транзисторе 3 и высоковольтного ключа на транзисторе 12. Задержка выключения равна задержке ключа на транзисторе 7 и высоковольтного ключа на транзисторе 12. формула изобретения

Высоковольтный логический элемент, содержащий пять резисторов, инвертор, вход которого соединен с входом элемента, а выход — с базой первого транзистора, эмиттер второго транзистора соединен с общей шиной, баэа— с первым выводом первого резистора, коллектор через второй резистор соединен с общей шиной и подключен к базе третьего транзистора, эмиттер которого соединен с общей шиной, а коллектор подключен к выходу элемента, первый вывод третьего резистора соединен с шиной питания, о т л и ч а ю шийся тем, что, с целью увеличения надежности и уменьшения времени задержки выключения, введен четвертый транзистор, эмиттер которого соединен с общей шиной, база через четвертый резистор соединена с входом элемента и вторым выводом первого резистора, а коллектор соединен с базой второго транэистора, коллектор которого через пятый резистор соединен с эмиттером первого транзистора, коллектор которого соединен с шиной питания, а база подключена к второму выводу третьего резистора,