Цифровой частотомер

Цифровой частотомер

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой измерительной технике и может быть использовано в устройствах импульсной и вычислительной техники. Целью изобретения является повьшение точности измерения. Для достижения поставленной цели в устройство, содержащее вычитающий счетчик 3, первый суммирующий счетчик 4, генератор 7 опорной частоты, входной формирователь 8, ключ 9, триггер 10, логические элементы ИЛИ 11 и И 12 и блок 13 управления, дополнительно введены накапливающий сумматор 1, мультиплексор 2, второй суммирующий счетчик 5 и двоичный делитель 6 частоты. Для уменьшения выходной частоты в два раза после второго переполнения счетчика 4 с целью сохранения высокой точности измерений в устройство введен делитель 6 частоты, управляемый счетчиком 5. При этом коэффициент деления двоичного делителя 6 частоты увеличивается в два раза после каждого переполнения счетчика 4. 1 ил. а (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4 G 01 R 23/02 ч

3 с Всf,.

13 „

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

C ф

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4013850/24-21 (22) 30.01.86 (46) 07.02.88. Бюл. Ф 5 (71) Львовский политехнический институт им. Ленинского комсомола (72) А.С.Витер, В.Б.Дудыкевич, 0.Б.Котыпо, В.И.Отенко и С.Ю.Юриш (53) 621.317(088.8) (56) Шпяндин В.М. Цифровые измерительные устройства. — М.: Высшая школа, 1981, с.335.

Авторское свидетельство СССР

)г- 533877, кл. G 01 R 23/02, 1976. (54) ЦИФРОВОЙ ЧАСТОТОМЕР (57) Изобретение относится к цифровой измерительной технике и может бьггь использовано в устройствах импульсной и вычислительной техники.

Целью изобретения является повышение точности измерения. Для достижения поставленной цели в устройство, содержащее вычитающий счетчик 3, первый суммирующий счетчик 4, генератор

7 опорной частоты, входной формирователь 8, ключ 9, триггер 10, логические элементы ИЛИ 11 и И 12 и блок 13 управления, дополнительно введены накапливающий сумматор 1, мультиплексор 2, второй суммирующий счетчик 5 и двоичный делитель 6 частоты. Для уменьшения выходной частоты в два раза после второго переполнения счетчика 4 с целью сохранения высокой точности измерений в устройство введен делитель 6 частоты, управляемый счетчиком 5. При этом коэффициент деления двоичного делителя 6 частоты увеличивается в два раза после каждого переполнения счетчика 4. 1 ил.

1372245

Изобретение относится к цифровой измерительной технике.

Цель изобретения — повьппение точности измерения. 5

На чертеже представлена функциональная схема цифрового частотомера.

Цифровой частотомер содержит накапливающий сумматор 1, мультиплексор 10

2, вычитающий счетчик 3, первый суммирующий счетчик 4, второй суммирующий счетчик 5, двоичный делитель 6 частоты, генератор 7 опорной частоты,. входной формирователь 8, ключ 9;,15 триггер 10, элемент ИЛИ 11, элемент

И 12, блок 13 управления.

Второй вход блока 13 управления соединен с выходом переноса первого 20 суммирующего счетчика 4, счетный вход которого соединен с выходом ключа 9, второй вход которого соединен с выходом генератора 7 опорной частоты, четвертый вход блока 13 управления 25 соединен с выходом входного формирователя 8, первая группа входов мультиплексора 2 соединена с инверсной группой выходов первого суммирующего счетчика 4, счетный вход которого 30 соединен с первым входом блока 13 управления и входом установки триггера 10, а выход переноса первого суммирующего счетчика 4 — со счетным входом второго суммирующего счетчика

5, вторая группа входов мультиплексора 2 соединена с группой выходов вычитающего счетчика 3, счетный вход которого соединен с первым выходом блока 13 управления, второй выход ко- 40 торого соединен с первым входом элемента ИЛИ 11, второй вход которого соединен с выходом элемента И 12, входом сброса триггера 10 и входом двоичного делителя 6 частоты, группа 45 управляющих входов которого соединена с инверсными выходами второго суммирующего счетчика 5, а выход делителя 6 частоты — с третьим входом блока

13 управления выход элемента ИПИ 11 соединен с тактовым входом накапливающего сумматора 1 и с первым входом элемента И 12, второй вход которого соединен с выходом переполнения накапливающего сумматоРа 1, группа информационных входов которого соединена с группой выходов мультиплексора 2, управляющий вход которого соединен с выходом триггера 10, выход входного формирователя 8 соединен с первым входом ключа 9.

Частотомер работает следующим образом.

В исходном состоянии ключ 9 закрыт, накапливающий сумматор 1 находится в единичном состоянии, суммирующий счетчик 4 находится в нулевом состоянии, а суммирующий счетчик 5 в единичном (при этом коэффициент деления делителя 6 частоты равен 1), в вычитающем счетчике 3 записано число а. Ключ 9 открывается на время, равное одному или нескольким периодам T В течение этого времени импульсы генератора 7 образцовой частоты с частотой следования f поступают на вход суммирующего счетчика 4.

Импульс первого переполнения счетчика 4, поступающий на блок 13 управления, обеспечивает прохождение импульсов входной последовательности на вход элемента HJIH 11 и импульсов с выхода делителя 6 частоты на счетный вход вычитающего счетчика 3.

Приращение dx входной импульсной последовательности х, поступающей на первый вход элемента ИЛИ 11, вызывает на выходе элемента И 12 приращение dy импульсной последовательности у и формирует в счетчике 3 текущее значение числа у.

Приращение dx импульсной последовательности х, поступающей на вход установки триггера 10, вызывает на его выходе появление единичного потенциала, который подается на управляющие входы мультиплексора 2 ° При этом на группе выходов мультиплексора 2 появляется текущее значение числа в счетчике 3, которое подается на группу информационных входов накапливающего сумматора 1, При поступлении приращения dx импульсной последовательности х через элемент ИЛИ 11 на тактовый вход накапливающего сумматора 1 его содержимое суммируется с данными у, установленными на группе выходов мультиплексора 2 ° Если при этом выход переноса накапливающего сумматора 1 устанавливается в нуль, то накапливающий сумматор 1 выполняет операцию суммирования с числом у при поступлении приращения dx импульсною последовательности х до появления единичного потенциала на выходе переноса накапливающего сумматора 1.

1372245

Если после операции суммирования на выходе переноса накапливающего сумматора 1 устанавливается единичный потенциал, то на выходе элемента И

12 появляется приращение dy импульСной последовательности у, которое поступает через элемент ИЛИ 11 на тактовый вход накапливающего сумматора 1 и на вход сброса триггера 10, 10 на выходе которого появляется нулевой потенциал, и подается на управляющие входы мультиплексора 2. При этом на информационные входы накапливающего сумматора 1 через мультиплексор 2 15 подается текущее значение числа в счетчике 4, которое суммируется с содержимым накапливающего сумматора

1. Если на выходе переноса устанавливается единичный потеницал, то при- 20 ращение dy импульсной последовательности у появляется на выходе элемента И 12 ° При этом на выходе триггера

10 сохраняется нулевой потенциал и текущее значение числа в счетчике 4 остается на информационных входах накапливающего сумматора 1 и повторно суммируется с содержимым накапливающего сумматора 1, Если на выходе переноса накапливающего сумматора 1 30 устанавливается нулевой потенциал, то устройство продолжает работу лишь при поступлении на его вход приращения dx импульсной последовательности х. Следовательно, работа устройства описывается следующим выражением:

Уя.

dy=- --dx + ††-dy, 2

n+i

40 где n+1 — разрядность накапливающего сумматора 1; у,, у — текущее значение чисел в счетчиках 3 и 4 соответст45 венно.

Далее получаем: тб1 2

2 n+i 2

dy = — - — — dx

n+ 1

2 -у

С учетом входной и выходной последовательностей это выражение можно

55 записать следующим образом:, Х л

n+i и

2 — (2 -х) dy = - — dx.

6+т

Разделяя переменные и интегрируя с учетом пределов интегрирования, получаем:

2тнт

После преобразований:

d 2

У

nб1 х+2

Моделирование работы устройства показало необходимость уменьшения выходной частоты в 2 раза после второго переполнения счетчика 4 с целью сохранения высокой точности измерения во всем диапазоне измеряемой частоты. Для этого в схеме используется двоичный делитель 6 частоты, управляемый счетчиком 5, причем коэффициент деления двоичного делителя 6 частоты увеличивается в 2 раза после каждого переполнения счетчика 4.

Техническое преимущество предлагаемого устройства по сравнению с известным заключается в повышении точности измерения частоты.

Ф о р м ул а и з о б р е т е н и я

Цифровой частотомер, содержащий входной формирователь, генератор опорной частоты, ключ, элемент ИЛИ, элемент И, триггер, суммирующий и вычитающий счетчики, блок управления, второй вход которого соединен с выходом переноса первого суммирующего счетчика, счетный вход которого соединен с выходом ключа, второй вход которого соединен с выходом генератора опорной частоты, четвертый вход блока управления соединен с выходом входного формирователя, о т л и « ч а ю шийся тем, что, с целью повышения точности, в него дополнительно введены накапливающий сумматор, двоичный делитель частоты, второй суммирующий счетчик и мультиплексор, первая группа входов которого соединена с инверсной группой выходов первого суммирующего счетчика, счетный вход которого соединен с первым входом блока управления и входом установки триггера, а выход переноса первого суммирующего счетчика — со счетным входом второго суммирующего

1372245

Составитель Е.Минкин

Техред А.Кравчук

Корректор В. Гирняк

Редактор Н.Тупица

Заказ 477/37 Тираж 772

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 счетчика, вторая группа входов мультиплексора соединена с группой выходов вычитающего счетчика, счетный вход которого соединен с первым выходом блока управления, второй выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом элемента И, входом сброса триггера и входом двоичного делителя частоты, группа управляющих входов которого соединена с инверсной группой выходов второго суммирующего счетчика, а выход делителя частоты — с третьим входом блока управ,ления, выход элемента ИЛИ соединен с тактовым входом накапливающего сумматора и с первым входом элемента И, второй вход которого соединен с выходом переполнения накапливающего сумматора, группа информационных входов которого соединена с группой выходов мультиплексора, управляющий вход которого соединен с выходом триггера, выход входного формирователя соединен с первьи входом клю— ча.