Устройство для дистанционного программного управления электроприводными механизмами

Устройство для дистанционного программного управления электроприводными механизмами

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„SU„„372279 (50 4 0 05 В 19/08

Т

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4126389/24-24 (22) 19.06.86 (46) 07.02.88. Бюл. М 5 (71) Всесоюзный научно-исследовательский и проектно-конструкторский институт по трубопроводным и конвейерным системам ВНИПИтранпрогресс" (72) Б.Г.Терехин, Н.E.Áåëü÷óê и В.М.Тарычин (53) 621,503.55 (088.8) (56) Авторское свидетельство СССР

У 1071999, кл. С 08 С 19/16, 1981.

Авторское свидетельство СССР

Р 12576 14, кл. G 05 В 19/08, !984. (54) УСТРОЙСТВО ДЛЯ ДИСТАНЦИОШ1ОГО

ПРОГРАММНОГО УПРАВЛЕНИЯ ЭЛЕКТРОПРИВОДНЫМИ МЕХАНИЗМАМИ (57) Изобретение относится к системам автоматики и может применяться в схемах автоматического управления машинами, механизмами, лоточно-транспортными системами, конвейерными линиями и т,д ° Изобретение позволяет повысить надежность работы устройства. B устройство введен блок 30 синхронизации, в блок коммутации введены элемент ИЛИ-И 16 и элемент И 9, а в блок оперативной памяти введены элементы 26 памяти и элементы И 25.

Импульсы на выходах блока 30 синхронизации сдвинуты во времени относительно друг друга, Импульсы, поступающие в программный блок 29, предназначены для формирования тактовых

1372279 импульсов и на их основе команд управления. Синхроимпульсы, поступающие с другого выхода блока синхронизации нз вхопы блока 2 коммутации, блока 24 оперативной памяти и выходного блока 23, предназначены для формирования импульсов записи в элеменИзобретение относится к системам автоматики и может быть использовано в автоматизированных системах управпения машинами, механизмами, поточными пиниями и т.д.

Кель изобретения — повышение надежности работы устройства.

На фиг. 1 представлена схема устройства, на фиг. 2 — временные диаграммы, поясняющие запись информации в триг гер, на фиг. 3 — временная диаграмма, поясняющая работу блока синхронизации, на фиг. 4 — временная диаграмма записи сигналов, по упающих на входы триггера памяти, на фиг . 2 фи| . 5 и 6 — временные диаграммы записи информации в элементы памяти, Устройство содержит входной блок

1, блок 2 коммутации, содержащий дешифратор 3, элементы И 4-6 и ИЛИ 7, первый триггер 8 памяти, элемент И 9, дешифратор 10 11 — 13 и

ИЛИ 14, второй триг гер 15 памяти, элемент ИЛИ-И 16, дешифратор 17, элементы И 18-20 и ИЛИ 21, вычислительный 22 и выходной 23 блоки, блок 24 оперативной памяти, содержащий вторые элементы И 25, элементы 26 памяти, первые элементы И 27 и дешифратор 28, а также содержит программный блок 29, блок 30 синхронизации, состоящий из первого счетного триггера 31, первого элемента И 32, второго счетного триггера 33, второго элемента И 34, инвертора 35, и генератор 36 импульсов.

Показаны командные шины С1-016, по которым поступают соответствующие команды из программного блока.

Входной блок 1 известной структуры состоит из стандартных элементов (не

IIoK 3 ëны), на вход которых поступан т сигналы от первичных датчиков, а с ты памяти. Изобретение позволяет осуществлять запись информации в элементы памяти по сигналу записи, снятие которого производится до снятия информационного сигнала, что гарантирует правильность записи информации в элементы памяти. 6 ил. выхода снимаются унифицированные сигналы, соответствующие логическим сигналам "0" и "1"> элементов считывания, в качестве которых можно применять двухвходные элементы И, элемента ИЛИ, объединяющего по выходу все элементы И, и дешифратора управляющего элементами И по командам из программного блока.

10 Выходной блок 23 состоит из элементов И, стандартных ячеек памяти и соответствующих усилителей (не показаны), передающих логические сигналы из ячеек памяти на электроприводные

15 механизмы (не показаны), по командам из программного блока.

Вычислительный блок 22 известной структуры состоит из стандартных элементов (не показаны). позволяющих

20 производить операции сложения (элемент ИЛИ), умножения (элемент И), инверсию (элемент ИСКЛЮЧАКМЦЕЕ ИЛИ) переменных булевых функций по командам из программного блока, дешифратора, 25 элементов считывания, произведения или суммы и элемента ИЛИ (не показаны), На одном такте вычислительный блок

22 может вычислить одну из логических

30 функций: а„х а, а, х а, а, х а, а„+ а» где а, и а — переменные булевых функций, поступающие на вход вычислительного блока, а — инвер35 сия а.

Программный блок 29 известной структуры состоит из стандартных элементов: счетчика, дешифратора, 40 распределяющего импульсы во времени и по направлению, диодной матрицы с горизонтальными, командными шинами и диодами, определяющими про1372279 грамму работы всего устройства и выходных инверторов.

Устройство исключает возможность сбоев иэ-за влияния "гонок" между инC) формационными сигналами и сигналами записи в элементы памяти. 1 Гонки" между сигналами возникают в логических схемах, в которых какой-либо сигнал разветвляется и получившиеся два или более сигналов распространяются по разным независимым цепочкам элементов, а затем собираются на входах одного элемента, Например, если в двух трактах распространения сигнала используется разное количество элементов, то время задержки этого сигнала в разных трактах будет различным, например Т, и Т

Рассмотрим случай. Когда сигнал 20 распространяющийся по двум трактам, собирается на входах триггера, причем сигнал, например> распространяющийся по первому тракту. приходит на информационный вход триггера и является для него информационным сигналом, а сигнал, распространяющийся по второму тракту, является для триггера синхросигналом, по которому происходит запись. Будем считать, что запись информации в триггер осуществляется по заднЕму фронту синхросигнала.

В зависимости от соотношения величин Т и Т получают один из про1

35 цессов, изображенных га фиг. 2.

Из диаграммы, приведенной на фиг. 2, видно, что в случае Т, Т в триггер запишется не информационный сигнал логической "1". поступивший по первому тракту, а сигнал логического

"О", являющийся ложной информацией.

В рассмотренном устройстве исходными сигналами являются тактовые импульсы которые по горизонтальным ши1

45 нам через соответствующие диоды разветвляются на командные шины и далее поступают на входы элементов устройства, в том числе и на входы триггеров.

Если рассмотреть процесс записи информации в блок 24 оперативной памяти, то для правильной записи информации в элементы 26 памяти необходимо, чтобы команды записи С8 и С9

55 снимались раньше, чем снимается информационный сигнал, поступающий на

I 1 входы элементов с выхода вычислительного блока 22.

На выходе вычислительного блока

22 информация может поменяться по снятию различных команд. Таким обра-зом для правильной записи в элементы памяти блока 24 оперативной памяти необходимо, чтобы команды разрешения записи снимались раньше, чем команды, по которым на данном такте обрабатывается информационный сигнал, при этом все эти команды на одном такте формируются из одного исходного импульса °

Гарантировать, что для данного устройства во всех цепочках, идущих к элементам памяти, выдерживается соотношение Т Т, нельзя, так как неизвестно в каком тракте задержка окажется меньше. Заводы-изготовители элементов гарантируют лишь максимальное время задержки элемента данного типа и ничего не говорят о конкретной задержке с конкретного элемента или хотя бы о минимально возможном времени задержки. Поэтому воспользоваться тем фактом, что число элементов в цепочке I больше, чем в цепочке II нельзя. При массовом производстве схем из произвольно взятых элементов найдется достаточно большое число таких узлов, в которых в цепочку I попадут более быстрые элементы, а в цепочку II более медленные и, вопреки ожидаемому, будет выполняться неравенство Т, с Т,.

Устройство работает следующим образом.

Генератор 36 импульсов формирует непрерывную последовательность импульсов, которые поступают на вход блока синхронизации. С выхода счетного триггера 31 импульсы поступают на вход элемента И 32, который по их совпадению с импульсами генератора

36 импульсов, выдает импульсы, поступающие на вход программного блока 29. который формирует тактовые импульсы, три из которых показаны на диаграмме фиг. 3.

С выхода инвертора 35 проинвертированные импульсы генератора 36 импульсов поступают на вход счетного триггера 33, элемент И 34 по совпадению импульсов со счетного триггера

33 с импульсами с инвертора 35 формирует синхроимпульсы, поступающие на входы блока 2 коммутации, блока

24 оперативной памяти и выходного блока 23.

1372279 руется верхний выход при сигнале на входе, соответствующем 0, а нижний выход, при сигнале на входе, соответствующем 1

Генератор 36 импульсов подает импульсы на вход блока 30 синхронизации. Сигналы с верхнего (по схеме на фи . 1) выхода блока 30 синхронизации поступают в программный блок

5

Из диа> раммы, приведенной на фиг. 3 видно> что синхроимпульсы сдвинуты относительно тактовых импульсов, а это гарантирует окончание импульсов записи, сформированных из синхроимпульсов, в элементы памяти раньше, чем окончание информационных сигналов, сформированных из тактовых импульсов.

Принцип действия предлагаемого 10 устройства рассмотрим на примере работы электроприводного механизма в зависимости от результата вычисления функции а, х а, х а, + а, х а

Считаем, что переменные а,, а а, обозначают сигналы, поступающие на вход устройства от первичных датчиков, а переменные а и а, обозначают переменные> которые были вычислены ранее и записаны в элементы па- 2 мяти блока оперативной памяти, причем переменная а записана в верхний (по схеме на фи| . 1) элемент памяти, а переменная а, в нижний (по схеме на фиг. 1) элемент памяти. 25

Для пояснения процесса вычисления предложенной в примере функции а, х х а„ х а, + а х а, необходимо иметь возможность опрашивать три пер ичных датчика, что и предусматриваез . на- ЗО личием команд С11 и С12, поступающих во входной блок из программного блока, причем условимся, что по команде

C11 = "1" опрашивается первый первичный датчик и на выход входного блока поступает переменная а,, по команде

С12 = "1" на выход входного блока поступает переменная а>, по командам

С11 = "l" С12 = "1" на выход входного блока поступает переменная а„.

Для хранения результата промежуточных вычислений и переменных а и а в блоке оперативной памяти достаФ точно иметь два элемента памяти,показанных на схеме на фиг.1. Для вы- 45 числения каких-либо других функций число элементов памяти в блоке оперативной памяти и число входов во входном блоке может быть увеличено путем наращивания количества стандартных элементов.

Условимся, что на дешифраторах

3, 10 и 17 активизируются верхние выходы при наличии на входах сочетаний сигналов "1", "0", средние выходы — при сочетании сигналов на входах "0", "1" и нижние выходы

I l 1> при сочетании сигналов на входах 1

"1", а на дешифраторе 28 активизи29 для формирования тактовых импульсов и на их основе команд управления.

С нижнего (по схеме на фиг, 1) выхода блока 30 синхронизации синхроимпульсы поступают на входы элементов

И 9. и ИЛИ-И 16 блока 2 коммутации и элемента И 25 блока 24 оперативной памяти для формирования импульсов записи в соответствующие элементы 8 и

15 памяти блока 2 коммутации и элементов 26 памяти блока 24 оперативной памяти °

На первом такте работы устройства на выходе программного блока 29, на командных шинах С11, С3, С6, С7 появятся единичные команды, соответственно обеспечивающие подачу входного сигнала а, из входного блока 1 через элементы И 5 и ИЛИ 7 блока 2 коммутации на вход вычислительного блока 22 (верхний по схеме на фиг.1), а сигнала а, из блока 24 оперативной памяти через верхний (по схеме на фиг. 1) элемент И 27 — на вход блока

2 коммутации и через элементы И 20 и

ИЛИ 21 — на нижний (по схеме на фиг. 1) вход вычислительного блока

22, где по команде С13 переменная а, инвертируется. Полученный по команде С15 на выходе вычислительного блока 22 результат вычисления функции а х а, за счет сигнала с выхода элемента Й 9, сформированного по команде

С1, запишется в триггер 8 памяти блока 2 коммутации. Временная диаграмма записи сигналов, поступающих на входы триггера 8 памяти, приведена на фиг. 4. Для наглядности пояснения процесса записи считаем, результат вычисления функции а, х а равным"1".

Из диаграммы, приведенной на фиг. 4, видно, что импульс записи в триггер 8 памяти кончается раньше, чем информационный сигнал, что гарантирует правильность записи информации в триггер памяти, На втором такте на выходе программного блока 29 на командных шинах

С12, С5 появятся единичные команды, 1372279 соответственно обеспечивающие подачу входного сигнала а из входного бло J ка 1 через элементы И 12 и ИЛИ 14 блока 2 коммутации на вход триггера

15 памяти, в котором эта информация

Ь запомнится по импульсу записи, поступающему с выхода элемента ИЛИ-И 16.

Временная диаграмма записи информации в триггер 15 памяти показана на фиг.5, причем для наглядности пояснения считаем, что переменная а, имеет значение, соответствующее логической "1", Одновременно с записью переменной аз в тригrep 15 памяти по командам

С10, С6 и С7 переменная а< из блока

24 оперативной памяти через нижний (по схеме на фиг, 1) элемент И 27 поступит на вход блока 2 коммутации и через элементы И 20 и ИЛИ 21 — »a нижний (по схеме на фиг. 1) вход вычислительного блока 22.

По команде С2 результат вычисления функции а, х а, записанный в триггер 8 памяти, через элементы И 6 26 и ИЛИ 7 поступит на верхний (по схеме на фиг, 1) вход вычислительного блока 22. Полученный по команде С15 на выходе вычислительного б-гока 22 результат вычисления функции а, х З0 х а х а, поступит на вход блока

24 оперативной памяти. По совпадению команды С8 с синхроимпульсом верхний (по схеме на фиг. 1) элемент

И 25 сформирует импульс записи, по которому произойдет запись результата нычисления функции а „ х а х а в верхний по схеме на фиг. 1 элемент

26 памяти.

Диаграмма записи информации в зле- о мент 26 памяти блока 24 оперативной памяти показана на фиг ° 6. Считаем, что информационный сигнал-результат вычисления функции а х а х а соответствует сигну ло ической "1" 45

На третьем такте на выходе программного блока 29 на командных шинах С11, С12, СЗ появятся единичные команды, соответственно обеспечивающие подачу входного сигнала а из входног.о блока 1 на вход блока 2 коммутации и через элементы И 5 и

ИЛИ 7 на верхний (по схеме на фиг.1) вход вычислительного блока 22.

По команде С6 входная переменная

a, записанная на втором такте pagoты устройства в триггере 15 памяти блока 2 коммутации, через элементы

И 18 и ИЛИ 21 поступит на нижний по схеме на фи, 1 нхоц нычислительно о бьлка 22, 1 де по команде С14 переменная а„ иннеp. ..póåòñÿ. Полученный по команде С15 на выходе вычислительного блока результат вычисления функции а х а эа счет команды С1 и синхро I импульса запишется в триггер 8 памяти блока 2 коммутации °

На четвертом такте на ныходе программного блока 29 на командных шинах С??, С6, С7 появятся единичные сигналы, соответственно обеспечивающие подачу результата вычисления функции а„ х а„, записанного н триггере 8 памяти блока " коммутации, через элементы 11 6 и ИЛИ 7 на верхний (по схеме на фи.. 1) вход вычислительного блока 22, а результаты вычисления функции а, х а, х а,, записанные в верхнем (по схеме на фиг. 1) элементе 26 памяти блока 24 оперативной памяти, через элемент И 27 подаются на вход блока 2 коммутации и через элементы И ?О и ИЛИ 21 на нижний (по схеме на фиг. 1), вход вычислительного блока 22.

На выходе вычислительного блока

"2 появится результат вычисления функции а „ х а а2 х at + а, х а,, который по команде 016 и синхроимпульсу запишется н ячейку памяти выходного блока 23 и далее через усилитель (не показан) поступит на электроприводной механизм (не показан).

Как видно из приведенного примера и временных диаграмм (фиг. 4-6) введение блока синхронизации позволяет повысить надежность работы устройства, исключая вазможность сбоев устройства из-за влияния "гонок между информационными сигналами и сигналами записи в элементы памяти.

Ф о р м у л а и з о б р е т е н и я

Устройство для дистанционного программного управления электроприводными механизмами, содержащее входной и вьгходной блоки, программный блок, генератор импульсов, вычислительный ° блок, блок оперативной памяти, блок коммутации, который состоит из трех дешифраторов, трех элементов ИЛИ, первого и второго триггеров памяти и девяти элементов И, причем первый элемент И и первый триггер памяти первыми входами соединены с выходом вычислительного блока и с первым вхо1372279

50 дом выходного блока, второй, третий и четвертый элементы И первыми входами подключены к выходу входного блока, пятый, шестой и седьмой элементы

И первыми входами соединены с выходом блока оперативной памяти, восьмой элемент И входами подключен к выходу первого триггера памяти и к первому выходу первого дешифратора, второй и пятый элементы И вторыми входами соединены соответственно с вторым и третьим выходами первого дешифратора, первый элемент ИЛИ входами подключен к выходам восьмого, второго и пятого элементов И, а выходом — к первому входу вычислительного блока, первый, третий и шестой элементы И вторыми входами соединены соответственно с первым, вторым и третьим выходами второго дешифратора, второй элемент ИЛИ входами подключен к выходам первого, третьего и шестого элементов И, а выходом — к первому входу второго триггера памяти, выход которого соединен с первым входом девятого элемента И, второй вход которого, а также вторые входы девятого, четвертого и седьмого элементов И подключены соответственно к пе"чому, второму и третьему выходам треrьего дешифратора, входы третьего элемента И соединены с выходами девятого, четвертого и седьмого элементов И, а выход третьего элемента ИЛИ подключен к второму входу вычислительного блока, дешифраторы обоими входами соединены с соответствующими командными шинами программного блока, причем блок оперативной памяти состоит из дешифратора и двух параллельно подключенных каналов, каждый из которых содержит элемент памяти и первый элемент И, первые входы элементов памяти обоих каналов подключены к выходу вычислительного блока, выходы элементов памяти соединены с первыми входами первых элементов И своего канала, вторые входы первых элементов И подключены к соответствующим выходам дешифратора, а выходы г

35 первых элементов И соединены с выходом блока оперативной памяти, первый и второй входы входного блока, второй вход выходного блока, третий, четвертый и пятый входы вычислительного блока и вторые и третий входы блока оперативной памяти соединены с соответствующими выходами программного блока, а третьи входы входного блока являются входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности работы, в устройство введен блок синхронизации, состоящий из двух счетных триггеров, двух элементов И и инвертора, первый счетный триггер соединен своим входом с выходом генератора импульса, с первым входом первого элемента И и с входом инвертора, а выходом — с втОрым входом первого элемента И, выход которого подключен к входу программного блока, второй счетный триггер входом соединен с выходом инвертора и с первым входом второго элемента И, второй вход которого соединен с выходом второго счетного триггера, выход второго элемента И подключен к третьему входу выходного блока, а также введены в блок коммутации элемент ИЛИ-И и десятый элемент И, первые входы которых соединены с выходом второго элемента И блока синхронизации, а выходы — с вторыми входами триггеров памяти, а в каждый канал блока оперативной памяти введены элементы памяти, число которых определено реализуемой функцией, и соответственно им вторые элементы И, первые входы которых являются вторыми входами блока оперативной памяти, вторые входы вторых элементов И соединены с выходом второго элемента И блока синхронизации, выходы вторых элвментов И блока оперативной памяти подключены к вторым входам элемента памяти, а вторые входы элемента ИЛИ-И и десятого элемента И блока коммутации соединены с соответствующими выходами программного блока.

1372279

Искщнь!й cuzíäë

8нроргтционный Ьой приг гера

1инхроОхоп триггера оыход триггера

Исхо оный сигнйл

Ннрорг аи,ионнь!й 0хпд триггера

Cusxpo0xod триггера дьюход тпиггера

Исходный сигнал

Инщпрнаи,ионный Ьпй триггера

Гцнхрпбхпй триггера оь!ход триггера

Ьь!ход ze epamopa 36 и| иуль сод йьlход с |етногп триггера 51 бь!хпо элемента k52 такт L

РизнГп (L+ 1) щпкт (L+2J

Ьыхо8 цнберп орп 55 оь!хоп счетнсгп триггера Я дыха злег ента È34

1372279

Во андо С1

Гинкраимлульсы бь(хаа злемента И1 (импульс записи)

Результат бычцсленця ср ннции й, - Д дьlхаа mpU22eäa О

nanarnu

Кш анаа С4

Мвтнаа С5

Гиихраиипульсы аыход нежива

ИЯ- 816

Пц ег еннаа 0> аыхоа трцггеро 15

nan mu Ри г. - 1

orardO Cd йнКроцгтульСЫ

5ыхо3 элементп Н25 реюуль тат бь!чис ленин

<рункццц g - g,- g, аыкоа злег1Ента 28 палата

Щи2.6

Составитель А.Исправникова

Редактор П.Гереши Техред М.Ходанич Корректор А.Ильин

Заказ 482/39 Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4