Устройство для управления каналами

Устройство для управления каналами

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, предназначено для управления каналами ввода-вывода. Целью изобретения является повышение надежности за счет восстановления после сбоя любой микропрограммы работы устройства. Устройство для уп

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

119) (11) А2 г>1) 4 Г 06 1 13/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

K А BTOPCKOMY СВИДЕТЕЛЬСТВУ (61) 877519 (21) 3730276/24-24 (22) 20.04.84 (46) 07.02.88. Бюл. М 5 (72) А,П.Запольский, В.М.Пронин, В.С.Хамелянскнй, Б.В.Песин и А.Г.Рымарчук (53) 681.3(088.8) (56) Авторское свидетельство СССР

У 877519, кл. G 06 F 13/10, 1979. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ КАНАЛАМИ (57) Изобретение относится к вычислительной технике, предназначено для управления каналами ввода-вывода.

Целью изобретения является повышение надехности за счет восстановления после сбоя любой микропрограммы работы устройства. Устройство для уп137?3?ч ран.н пня каналами содержит регистр алреса текущей мнкрокоманды, буферный регистр ? данных, узел 3 элементов И, буферный регистр 4 назначения, буферный регистр 5 адреса микрокоманды, основной регистр 6 данных, регистр 7 контроля, основной регистр

8 адреса назначения, основной регистр 9 адреса микрокоманды, коммутаторы 10, 14, узел 11 элементов ИЛИ, регистр 12 ошибок, элемент И 1 5, эле— мент ИЛИ 13, сумматоры 17, 20 по модулю два, блоки 19, 31 управления адресом локальной памяти или регистров каналов, процессор 21, блок ?2 микропрограммного управления, арифметикологический блок 23, оперативную память 24 локальную память 25, блок 26 формирования микрокоманды, блок 27 управления адресом микрокоманды, регистр 28 адреса канала, блок 29 вы" бора канала, синхронизатор 30 сбоев разделенного цикла, коммутатор 32 шип, блок 33 управления разделенным циклом, блок 34 управления микропрограммными прерываниями, блок 35 определения числа передаваемых байтов, блок 36 сравнения. 1 ил.

Изобретение относится к вычислительной технике, предназначено для управления каналами ввода-вывода и является усовершенствованием изобретения по авт, св. М 877519.

Иелью изобретения является повышение надежности за счет восстановления после сбоя любой микропрограммы работы устройства.

На чертеже приведена блок-схема устройства.

Устройство для управления каналами содержит регистр 1 адреса текущей микрокоманды, буферный регистр 2 данных, узел 3 элементов И, буферный регистр 4 адреса назначения, буферный регистр 5 адреса микрокоманды, основной регистр 6 данных, регистр 7 контроля, основной регистр 8 адреса назначения, основной регистр 9 адреса микрокоманды, первый коммутатор

10, узел 11 элементов ИЛИ, регистр

12 ошибок, элемент ИЛИ 13, второй коммутатор 14, элемент И 15, группу управляющих входов 16 устройства, сумматор 17 по модулю два, группу адресных входов 18 устройства, первый блок 19 управления адресом локальной памяти или регистров каналов, сумматор 20 по модулю 2, процессор 21, блок 22 микропрограммного управления, арифметико-логический блок 23, оперативную память 24, локальную память

25, блок 26 формирования микрокоманПы, блок с 7 управления адресом микрокоманды, регистр 28 адреса канала, блок 29 выбора адреса канала, синхронизатор 30 сбоев разделенного цикла, второй блок 31 управления адресом локальной памяти или регистров каналов, коммутатор 32 шин, блок 33 управления разделенным циклом, блок 34 управления микропрограммными прерываниями, блок 35 определения числа передаваемых байтов, блок 36 сравнения, входные шины 37-45 устройства, выходные шины 46-52 устройства °

Устройство работает следующим образом.

Операция ввода-вывода инициируется командой ввода-вывода, выполняемой процессором 21. В команде указан адрес канала и адрес устройства в канале. Затем из фиксированной области оперативной памяти 24 считывается адресное слово канала, которое указывает адрес первого командного слова канала, содержащего код выполняемой

25 команды, начальный адрес данных

В Э счетчик передаваемых байтов и специальные признаки. Операция передачи данных в дальнейшем проходит под управлением командного слова канала, 30 заполненного микропрограммой, реализующей команду ввода-вывода, в рабочей области локальной памяти 25 для каждого канала и в регистрах каналов.

Для адресации областей локальной памяти для каналов и регистров каналов

35микропрограмма заносит в регистр 28

1 37? 329 номер канала, «а котором выполняется команда. Номер канала поступает н блок 29 выбора адреса канала, который формирует потенциал ныбранного в данный момент канала. При выполнении микрокоманды, обращающейся к области локальной памяти 25, по потенциалу канала и упранляюпему сигналу 16 блоки 19 и 3! вырабатывают коммутирующий сигнал 47, который адресует область локальной памяти 25 выбранного канала, а также поступает н коммутатор 3? шин, разрешая коммутацию нь|бранного канала с устройством, При -15 считывании командного слова канала код выполняемой команды, два младших бита адреса, четыре младших бита счетчика байтов и специальные признаки заносятся в регистры скоммутированного канала.

Получив всю необходимую информацию, канал освобождает процессор 21 для выполнения следующих команд и продолжает работу, используя информа- 25 цию, расположенную н локальной памяти 25 и регистрах канала при помощи разделенных циклов, которые служат для передачи данных между каналом и оперативном памятью ?4, следующих микропрограмм: обработки состояния, организации цепочки команд и цепочки данных, косвенной адресации данных, При необходимости вызвать соответствующую микропрограмму канал ус35 танавлинает запрос на микропрограммное прерывание, который вместе с кодом вызываемой микропрограммы через группу шин 39 запросов поступает в блок 27 и в блок 34.

Блок 34 по синхрониэирующему сигналу с шины 16, вырабатываемому блоком ?.2, фиксирует запросы от каналов и определяет наиболее приоритетный, 45 причем наивысший приоритет у канала с меньшим номером. Исключение составляет запрос на микропрограмму косвенной адресации ланных, который обладает наименьшим приоритетом, т.е. этот запрос обрабатывается только после обслуживания запросов других каналов, даже менее приоритетных, Способ обнаружения ошибок в устройстве основан на введении дополни55 тельной аппаратуры для формирования кода, в котором машинная ошибка снодится к логической ошибке, Схемы контроля рассчитаны в основном на обнаруже«не од«ократ«ых и «ечет«ых многократных ошибок. Основным методом контроля является ко«трол по нечетности щи«. Схема: блок контроля и сумматор !7, обнаруживая четное число единиц (включая контроль«ое),выдает сигнал ошибки. Кроме контроля

«о нечетности используется и другие методы, в частности контроль дублированием блока управления адресом локальной памяти или регистров каналов, для чего кроме основного блока

19 приведены второй блок 31 и блок 36 сравнения, выдающий сигнал ошибки.

Восстановление после сбоя рассчитано на перемежающиеся сбои, которые вызываются изменением таких факторов, как температура, изменение напряжения вторичных источником питания, помехи и т.д. и заключаются в повторении сбойной микрокоманды. Для повторения необходимо иметь адрес сбойной микрокоманды и исходные операнды.

В выбранной системе микрокоманд часть функций текущей микрокоманды выполняется в цикле следующей микрокоманды. Поэтому сбой каждой микрокоманды может в зависимости от его типа фиксироваться в ее цикле или в следующем и запоминать информацию для создания контрольной точки для восстановления нужной для сбойной микрокоманды (ошибка типа l) и предыдущей (типа 2), отсюда следует, что для восстановления необходимо два каскада регистров, запоминающих состояние до сбоя — основные регистры отражают состояние для предыдущей микрокоманды, а буферные — для текущей микрокоманды.

В каждой микрокоманде состояние буферного регистра адреса микрокоманды 5 переписывается в основной регистр 9 адреса макрокоманды, а затем в буферный регистр 5 переписывается текущее значение адреса микрокоманды из регистра I адреса текущей микрокоманды, причем стробы для занесения в указанные регистры поступают по шине 16 с выхода блока 22.

При этом происходит занесение н буферные регистры данных 2 и адреса назначения 4 и основные регистры 6 и

8 соответственно, При возникновении сбоя сигнал об ошибке от одного из сумматорон 17 по модулю два или иэ блока 36 поступает на группу элемен1372329 тов И 3, на вход которой поступают стробы. с выхода блока 22 ло шине 16 а с выходов группы узла элементов И

3 поступают на вход регистра 7 и на вход группы узла элементов ИЛИ ll, где объединяются по типам ошибок в зависимости от времени возникновения, С выхода группы узла элементов ИЛИ

11 типы ошибок поступают в регистр 12 10 и на коммутатор 14,на второй вход которого с выхода блока 29 поступает потенциал канала, при работе которого возник сбой, а на первый вход— стробы с выхода синхронизатора 30.

Кроме того, выход синхронизатора

30 блокирует установку регистра 12.

Выход регистра 12 ошибок собирается элементом ИЛИ 13 для выработки общего сигнала ошибки, который с выхо45 да элемента ИЛИ 13 подается на вход элемента И 15 для блокировки строба переписи из буферных регистров 5, 2 и 4 н основные регистры 9, 6 и 8 соответственно ° Строб переписи, занеденный с выхода блока 22 на вход элемента И 15, проходит или не проходит через элемент И 15 в зависимости от блокировки с выхода элемента

ИЛИ 13. Основные регистры 9, 6 и 8 и регистр 7 контроля через коммута- 55 тор 10 могут быть прочитаны и проанализиронаны микропрограммой восстановления.

Разделенный цикл служит для обмена данными между памятью и каналами и выполняется как микрокоманда "Па20 мять". Он может прерывать любую выполняющуюся микропрограмму, а сбои, которые могут возникнуть в разделенном цикле, относятся не к прерванной микропрограмме, обслуживающей какой25 либо канал, а к каналу, по требованию которого выполнялся разделенный цикл, Коммутатор 14 и синхронизатор

30 служат для разделения сбоев в микропрограммах и н разделенных циклах и для определения связанных с этими процедурами каналов. Информационный сигнал н синхронизатор 30 поступает с выхода блока 33 управления разделенным циклом, Стробиронанный сигнал .сбоя н разделенном цикле с выхода 35 коммутатора 14 через выход устройства по шине 51 поступает в каналы для установки сбоя в канале.

Ф и р м у л а и з о б р е т е н и я

Устройство для улранления каналами по авт. сн. 9 877519, о т л и ч а ю vt е е с я тем, что, с целью повышения надежности за счет восстановления после сбоя любой микропрограммы работы устройства, в него введены регистр адреса текущей макрокоманды, основной и буферный регистры данных, второй блок управления адресами локальной памяти и регистров каналов, основной и буферный регистры адреса микрокоманды, регистр контроля, дна коммутатора, регистр ошибок, синхронизатор сбоев разделенного цикла, блок сравнения, узел элементов ИЛИ, узел элементов И, элемент ИЛИ, элемент И, причем группа управляющих входов устройства соединена с управляющими входами регистра адреса текущей микрокоманды, буферных регистров адреса микрокоманды данных адреса назначения, второго блока управления адресами локальной памяти и регистров каналов, синхронизатора сбоев разделенного цикла, регистра контроля, узла элементов И и первым входом элемента И, группы адресных входов устройства соединены с группой информационных входов регистра адреса текущей микрокоманды, выходы которого соединены с группой информационных входов буферного регистра адреса микрокоманды, выходы которого соединены с группой информационных входов основного регистра адреса микрокоманды, выходы которого соединены с первой адресной группой входов первого коммутатора, информационная, управляющая и вторая адресные группы входов которого соединены с выходами соответственно основного регистра данных, регистра контроля и основного регистра адреса назначения, выход первого коммутатора соединен с первой информационной адресной группой выходов устройства, информационная группа входов которого соединена с группой информационных входов буферного регистра данных, выходы которого соединены с группой информационных входов основного регистра данных, информационные выходы первого блока управления адресами локальнои памяти и регистров каналов соединены с первой группой входов блока сравнения и группой информационных входов буфер1372329

Составитель Б.Цесин

Техред М.Ходаиич Корректор Л.Пилипенко

Редактор В,Данко

Заказ 484/41

Тирах 704 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и отКрытий

II303S, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 ного регистра адреса назначения, выходы которого соединены с группой информационных входов основного регистра адреса назначения, выход блока управления разделением циклов соединен с информационным входом синхронизатора сбоев разделенного цикла, выход которого соединен с управляющими входами второго коммутатора и регист-Ip ра ошибок, выходы блока выбора адреса канала соединены с адресной группой входов второго коммутатора и группой информационных входов второго блока управления адресами локальной памяти и регистров каналов, информационные выходы которого соединены с второй группой входов блока сравнения, выход которого и группа контрольных входов устройства соединены с группой входов узла элементов И, выходы которого соединены с группой информационных входов регистра контроля и через узел элементов ИЛИ вЂ” с группой информационных входов регистра ошибок и информационной группой выходов второго коммутатора, выходы которого являются второй информационно-адресной группой выходов устройства, выход регистра ошибок через элемент ИЛИ соединен с контрольным входом блока управления адресом микрокоман 1 и вторым входом элемента И, выход которого соединен с управляющими входами основных регистров адреса микрокоманды, данных и адреса назначения,