Устройство ввода-вывода синхронной двоичной информации в цифровые тракты

Устройство ввода-вывода синхронной двоичной информации в цифровые тракты

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ц 4 Н 04 Л 3/00, 3/06

ВСЕСОЖ? 1И Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

13 ."

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3776577/24-09 (22) 27.07.84 (46) 15.02.88. Бюл. Ф 6 (71) Ленинградский электротехнический институт связи им. проф.А.M.Áoí÷Бруевича (72) А.Н.Глухов и В.Н.Точилов (53) 621.394.662 (088.8) (56) Авторское свидетельство СССР

У 862373, кл. Н 04 J 3/00, 1980.

Авторское свидетельство СССР

У 1177925, кл. Н 04 J 3/00, 1982. (54)(57) 1. УСТРОЙСТВО ВВОДА-ВЫВОДА

СИНХРОННОЙ ДВОИЧНОЙ ИНФОРМАЦИИ В ЦИФP0BbIE ТРАКТЫ, содержащее на передающей стороне последовательно соединенные блок запуска и управления, управляемый распределитель, блок памяти, двоично-десятичный преобразователь и рекуррентный регистр сдвига, а также узел контроля и коррекции, состоящий из последовательно соединенных блока измерения информационного цикла, формирователя служебной кодовой группы, блока коррекции сверхцикла и блока прогнозирования стаффинговых и спиллинговых циклов, выходы которого подключены к соответствующим входам формирователя служебной кодовой группы и блока коррекции сверхцикла к управляющему входу которого, объединенному с соответствующими входами блока измерения информационного цикла и блока прогнозирования стаффинговых и спиллингoBblx циклов подключен выход опорных импульсов блока запуска и управления, первый выход которого подключен к соответствующим входам двоично-десятичного преобразователя, блока памяти, блока коррекции сверхцикла и второму входу рекуррентного

„„SU„„1374438 А 1 регистра сдвига. к третьему входу которого подключен второй выход блока запуска и управления, выход сигнала тактовой частоты которого подключен к второму входу блока измерения информационного цикла, при этом второй выход блока памяти подключен к дополнительному входу формирователя служебной кодовой группы, а на приемной стороне — последовательно соединенные дешифратор служебной кодовой группы, блок коррекции, узел регулярного прогнозирования, состоящий из блока управления тактовой частотой и блока прогнозирования стаффинговых и спиллинговых циклов, генератор тактовой частоты, управляемый распределитель и блок памяти, к одному из входов которого через десятично-двоичный преобразователь подключен первый выход блока приема рекурренты, первый вход которого является первым входом устройства, а второй выход блока приема рекурренты подключен к входу блока запуска и управления, первый выход которого подключен к второму входу десятично-двоичного преобразователя и соответствующим входам дешифратора служебной кодовой группы блока приема рекурренты и блока коррекции, второй выход блока запуска и управления подключен к третьему входу блока приема рекурренты и соответствующим входом управляемого распределителя, блока прогнозирования стаффинговых и спиллинговых циклов и блока коррекции, к соответствующим входам которого, а также к соответствующим входам блока управления тактовой частотой и дешифратора служебной кодовой груп-.

13/4438 пы подключены выходы блока прогнозирования стаффинговых и спиллинговых циклов, при этом второй, третий и четвертый выходы дешифратора служебной кодовой группы подключены к соответствующим входам блока управления тактовой частотой, а пятый выход дешифратора служебной кодовой группы подключен к соответствующему входу блока памяти, причем входы и выходы блока прогнозирования стаффинговых и спиллинговых циклов и выходы блока управления тактовой частотой являются соответствующими входами и выходами узла регулярного прогнозирования, о т л и ч а ю щ е е с я тем, что, с целью повышения точности сопряжения при асинхронном вводе-выводе цифровой информации за счет обнаружения однократных ошибок в служебной кодовой комбинации путем перехода к кодированию служебной информации с помощью последовательного инвертирования соответствующих элементов псевдослучайной последовательности (ПСП), на передающей стороне введен блок инверсии элемента ПСП, к первому входу которого подключен выход рекуррентного регистра сдвига, а к соответствующим входам блока инверсии элементов ПСП подключены соответствующие выходы формирователя служебной кодовой группы, к дополнительному входу которого подключен первый выход блока запуска и управления, а на приемной стороне — дополнительные выходы блока приема рекурренты подключены к соответствующим дополнительным входам дешифратора служебной кодовой группы.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что формирователь служебной кодовой группы содержит с первого по семнадцатый элементы И, первый и второй элементы НЕ, сумматор по модулю два и элемент ИЛИ, к первому и второму входам которого подключены выходы соответственно седьмого и двенадцатого элементов И, к первым входам которых подключен выход одиннадцатого элемента И, первый вход которого объединен с первым входом шестого элемента И, выход которого подключен к первым входам первого и второго элементов И, при этом первый вход третьего элемента И, объединен с первыми входами четвертого и пятого элементов И, первый вход восьмого элемента И объединен с первыми входами девятого и десятого элементов И, первый вход тринадцатого элемента И объединен с первыми входами четырнадцатого элемента И и пятнадцатого элемента И, выход / которого подключен к первым входам шестнадцатого и семнадцатого элементов И и объединен с выходами девятого и четырнадцатого элемента И, к второму входу которого, а также к вторым входам девятого и четвертого элементов И подключен выход первого элемента И, выход второго элемента

И подключен к вторым входам третьего, восьмого и тринадцатого элементов

И, выход третьего элемента И объединен с выходом восьмого элемента И и выходом пятого элемента И, к второму входу которого, а также к вторым входам десятого и пятнадцатого элементов И подключен выход элемента ИЛИ, выход четвертого элемента И объединен с выходами десятого и тринадцатого элементов И, при этом вторые входы второго, седьмого и двенадцатого элементов И объединены, а второй вход шестого элемента И объединен с первым входом сумматора по модулю два и входом первого элемента НЕ, выход которого подключен к второму входу одиннадцатого элемента И, а второй вход семнадцатого элемента И объединен с входом второго элемента НЕ, выход которого подключен к второму входу шестнадцатого элемента И, выход которого, а также выход сумматора по модулю два и выходы пятого, десятого и семнадцатого элементов И, являются соответствующими выходами формирователя служебной кодовой группы, первым и дополнительным входами которого являются соответственно вход второго элемента HE и первый вход одиннадцатого элемента И, а второй вход первого, второго и шестого элементов

И, второй вход сумматора по модулю два и первые входы третьего, восьмого и тринадцатого элементов И являются соответствующими входами формирователя служебной кодовой группы.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок инверсии элементов ПСП содержит генератор импульсов, вьгход которого подключен к первому входу первого элемента ИЛИ, l а также".последовательно соединенные первый элемент НЕ, второй элемент И, 1374438 второй элемент НЕ и элемент ИЛИ, к второму входу которого подключен выход первого элемента И, второй вход которого объединен с вторым входом второго элемента И и является первым входом блока инверсии элементов ПСП, выходом которого является выход элемента ИЛИ, а входы генератора импульсов являются соответствующими входами блока инверсии элементов ПСП, при этом выход генератора импульсов подключен к входу первого элемента НЕ, 4. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок приема рекурренты содержит последовательно соединенные входной регистр, элемент сравнения, элемент задержки и буферный регистр сдвига, а также датчик эталонной ПСП, первый вход которого объединен с вторым входом буферного регистра сдвига и является вторым входом блока приема рекурренты, первым и третьим входами которого является соответственно первый и второй входы входного регистра, причем второй вход входного регистра объединен с вторым входом датчика эталонной

ПСП и третьим входом буферного регистра сдвига, к четвертому входу которого подключен первый выход датчика эталонной ПСП, вторые выходы которого подключены к вторым входам

Изобретение относится к связи и может быть использовано в аппаратуре асинхронного ввода-вывода синхронной двоичной информации в цифровые тракты систем, основанных на импульснокодовой модуляции, дельта-модуляции и других цифровых методах модуляции.

Оно предназначено для асинхронного сопряжения по скорости двух последо.— вательностей цифровых сигналов, номинальные значения частот следования которых различны и априорно известны.

Цель изобретения — повышение точности сопряжения при асинхронном вводе-выводе цифровой информации эа счет обнаружения однократных ошибок в служебной кодовой комбинации путем перехода к кодированию служебной инэлемента сравнения, выход которого подключен к третьему входу датчика эталонной ПСП, третий выход которого, а также выходы буферного регистра сдвига, выход элемента задержки и выходы входного регистра сдвига являются соответствующими выходами блока приема рекурренты.

5. Устройство по п.1, о т л и ч аю щ е е с я тем,что дешифратор служебной кодовой группы содержит последовательно соединенные блок сравнения, первый элемент И, дешифратор состояний, первый элемент ИЛИ, сумматор по модулю два и второй элемент

ИЛИ, к второму и третьему входам которого подключены соответственно выход второго элемента И и третий выход дешифратора состояний, второй выход которого подключен к первым входам второго и третьего элементов И, при этом входы блока сравнения, вторые входы первого элемента И, дешифратора состояний, сумматора по модулю два, второго и третьего элементов

И являются соответствующими входами дешифратора служебной кодовой группы, I соответствующими выходами которого являются третий и четвертый выходы дешифратора состояний, выход первого элемента ИЛИ, выход второго элемента ИЛИ и выход третьего элемента И. формации с помощью последовательного инвертирования соответствующих элементов псевдослучайной последовательности (ПСП).

На фиг. 1 представлена структурная электрическая схема передающей стороны устройства ввода-вывода синхронной двоичной информации в цифровые тракты, на фиг. 2 — схема приемной стороны; на фиг.3 — схема блока инверсии элементов ПСП; на фиг. 4 — схема формирователя служебной кодовой группы; на фиг. 5 — схема блока приема рекур1< ренты; на фиг. 6 — схема дешифратора служебной кодовой группы; на фиг,7 схема блока коррекции сверхцикла; на фиг. 8 — схема блока прогнозирования стаффинговых и спиллинговых циклов;

1374438

10 15

30

55 на фиг. 9 — схема блока измерения ,,информационного. цикла;на фиг. 10— схема блока управления тактовой частотой.

Устройство ввода-вывода синхронной двоичной информации в цифровые тракты содержит на передающей стороне управляемый распределитель 1,блок

2 запуска и управления, рекуррентный регистр 3 сдвига, блок 4 памяти, дво ичко-десятичный преобразователь 5, блок 6 инверсии элементов псевдослучайной последовательности (ПСП), узел 7 контроля и коррекции прогноза блок 8 коррекции сверхцикла, блок 9 прогнозирования стаффинговых и спиллинговых циклов, формирователь 10 служебной кодовой группы, блок 11 измерения информационного цикла, на приемной стороне блок 12 запуска и управления„ двоично-десятичный преобразователь 13, блок 14 памяти, дешифратор 15 служебной кодовой группы блок 16 приема рекурренты, управляемый распределитель t7, блок 18 коррекции, генератор 19 тактовой частоты, узел 20 регулярного прогнозирования, блок 21 прогнозирования стаффинговых и спиллинговых циклов, блок

22 управления тактовой частотой, блок б инверсии элементов ПСП содержит генератор 23 импульсов, первый элемент И 24, первый элемент НЕ 25,вто. рой элемент И 26, второй элемент НЕ

27, элемент ИЛИ 28, формирователь 10 служебной кодовой группы содержит элементы И 29-43, первый элемент НЕ

44, сумматор по модулю два 45, элемент ИЛИ 45, второй элемент НЕ 47, шестнадцатый элемент И 48, семнадцатый элемент И 49, блок 16 приема рекурренты содержит входной регистр 50, элемент 51 сравнения, датчик 52 эталонной ПСП, элемент 53 задержки, буферный регистр 54 сдвига, дешифратор

15 служебной кодовой группы содержит элемент 55 сравнения, первый элемент

И 56, дешифратор 57 состояний, первый элемент ИЛИ 58, сумматор 59 по модулю два, второй элемент И 60,второй элемент ИЛИ 61, третий элемент И

62, блок 8 коррекции сверхцикла содержит первый элемент И 63, первый элемент ИЛИ 64, второй элемент И 65, первый счетчик 66, дешифратор 67 нуля, третий и четвертый элементы И

68,69, второй счетчик 70, пятый элемент И 71, блок 9 прогнозирования стаффинговых и спиллинговых циклов содержит счетчик 72, дешифратор 73, элемент И 74, элемент ИЛИ 75,RC-триггер 76, блок 11 измерения информационного цикла содержит счетчик 77, дешифратор 78 состояний, первый и второй элементы ИЛИ 79 и 80, блок 22 управления тактовой частотой содержит первый элемент И 81, элемент ИЛИ

82, второй и третий элементы И 83,84.

Устройство ввода-вывода синхронной двоичной информации в цифровые тракты работает следующим образом.

Синхронный двоичный сигнал, следующий с тактовой частотой f,.лоследос вательно по информационным циклам вводится в цифровой канал связи, характеризуемый частотой Е„ несущей последовательности. Начало работы устройства фиксируется на передаче моментом совпадения опорного и тактово- го импульсов в блоке 2 запуска и управления. Это совпадение достигается в результате предварительного фазирования приемной и передающей сторон устройства в начале сеанса связи.

Опорные импульсы формируются в блоке 2 запуска и управления в соответствии с заданной длиной N цикла передачи и следуют с частотой f„/N.

При заданном соотношении частот

f и f„ и длине N цикла передачи количество и периодичность изменений числа элементов в информационном цикле, включающем в себя определенное количество тактовых импульсов между двумя смежными опорными импульсами, прогнозируются в блоке 9 прогнозирования стаффинговых и спиллинговых циклов. Этот блок предназначен для хранения и использования программы прогноза, которая составляется априори и охватывает все циклы передачи в пределах сверхцикла.

После включения устройства блок

9 прогнозирования стаффинговых и спиллинговых циклов обнуляется и затем начинает свою работу по первому опорному импульсу частоты Е„ /N, поступающему из блока 2 запуска и управления вслед за тем, как осуществлено начальное фазирование приемной и передающей сторон устройства. Это обеспечивает работу устройства, начиная с первого информационного каждого сверхцикла. Дчет последующих информационных циклов в пределах каждого сверхцикла осуществляется по опорным им1374438 пульсам. В соответствии с программой прогноза на выходе блока 9 прогнозирования стаффинговых н спиллинговых циклов вырабатываются "1" или "0"

5 сигналы, которые соответственно указывают на то, что прогнозируемое количество элементов в информационном цикле отличается от и элементов либо на то, что в информационном цикле по прогнозу содержится и элементов.Кроме того, сигнаЛами на других выходах блока 9 прогнозирования задается характер сверхцикла. При этом один из сигналов свидетельствует о том, что сверхцикл содержит по прогнозу информационные циклы только из и или (и+1) элементов, а другой сигнал свидетельствует о том, что сверхцикл содержит по прогнозу информационные циклы из и или (n-1) элементов.

Фактическое число элементов в информационном цикле может отличаться от прогнозируемого вследствие относительной девиации частот f и f или вследствие постоянного фазового сдвига фактической и количественно прогнозируемой последовательностей. Это число определяется в блоке 11 измерения информационного цикла. Единич30 ный сигнал на одном из первых трех его выходов свидетельствует о том, что в информационном цикле имеет место и, (n+1) или (n-1) элементов. Единичный сигнал на четвертом выходе блока 11 измерения информационного цикла служит указанием на то, что данный информационный цикл является стаффинговым или спиллинговым, т.е. соответственно содержит (и+1) или (n-1) элементов.

Отклонение числа элементов в информационном цикле от прогнозируемого фиксируется формирователем 10 служебной кодовой группы, на соответст- 45 вующие входы которого направляются сигналы из блока 11 измерения информационного цикла, блока прогнозирования 9 стаффинговых и спиллинговых циклов и из блока 4 памяти — сигнал

50 о логическом характере (п+1)-го элемента информационного цикла. В соответствии с этой информацией формирователь 10 служебной кодовой группы согласно заложенному в нем алгоритму логической обработки выдает единичный сигнал по одному из четырех выходов, подключенных к входам блока б инверсии элементов ПСП. При этом по трем остальным выходам выдаются нулевые сигналы. Сигналы на указанных выходах формирователя 10 служебной кодовой группы несут одну из следующих команд: не изменять количество элементов в информационном цикле по отношению к прогнозу» вычесть один элемент из прогнозируемого количества элементов в информационном цикле; прибавить один элемент (логический ноль) к прогнозируемому количеству элементов в информационном цикле; прибавить один элемент (логическую единицу) к прогнозируемому количеству элементов в информационном цикле.

Эти команды используются в блоке

6 инверсии элементов ПСП для последовательного инвертирования (n+3)-го, (n+2)-го и (и+1)-го элементов участка ПСП длиной И элементов. При этом первая из перечисленных команд реализуется тем, что (п+1)-й, (n+2)-й и (и+3)-й элементы участка ПСП не инвертируются.

Опорными импульсами с четвертого выхода блока 2 запуска и управления запускается управляемьп распределитель 1, имеющий два входа и (n+I) выходов. После запуска управляемый распределитель 1 тактируется импульсами тактовой частоты f, поступающими с третьего выхода блока 2 запуска и управления. Тактовые импульсы на выходах управляемого распределителя 1 служат импульсами записи в блок 4 памяти, имеющий (n+1) ячеек.

Участок информационного цикла, длиной п элементов, записанный в блок 4 памяти на тактовой частоте f, считываются оттуда в двоично-десятичньп преобразователь 5 быстрыми тактовьпп импульсами (БТИ), формируемыми в блоке 2 запуска и управления. При этом частота их следования превышает. канальную частоту f не менее чем в и н

2 раз.

Двоично-десятичный преобразователь

5 обрабатывает двоичную информацию и осуществляет перевод участка информационного цикла длиной и элементов из двоичного кода в десятичньп . Полученное при этом десятичное число, выраженное в соответствующем количестве

БТИ,с выхода двоично-десятичного преобразователя 5 направляется на первый

1374438 вход п-разрядного рекуррентного регистра 3 сдвига. Под действием БТИ и в соответствии с сигналами с выхода двоично-десятичного преобразовате5 ля 5 в рекуррентном регистре 3 сдвига осуществляется сдвиг фазы псевдослучайной последовательности, которая используется для передачи информации в канал связи. Участок ПСП длиной И элементов, генерированный рекуррентным регистром 3 сдвига, считывается из последнего на несущей частоте канала связи в блок 6 инверсии элементов ПСП. Импульсы частоты Ки направляются в рекуррентный регистр 3 сдвига с второго выхода блока 2 запуска и управления. В блоке 6 инверсии элементов ПСП осуществляется необходимое последовательное инвертирование (и+3)-го, (n+2)-го и (и+1)-ro элементов ПСП и после этого участок ПСП длиной N элементов направляется в канал связи.

Блок 8 коррекции сверхцикла предназначен для однократной за сверхцикл коррекции программы прогноза в случае, если во всех циклах данного сверхцикла имеет место постоянный фазовый сдвиг между фактической и количественно-прогнозируемой последовательностями чисел элементов в информационном цикле. Под постоянным фазовым сдвигом понимается однонаправленный фазовый сдвиг в тех циклах передачи одного сверхцикла, в которых по прогнозу должны быть стаф-, финговые, т.е. (и+1)-ые элементы, или спиллинговые, т.е. (п-1)-ые ко-. нечные элементы информационного цикла. При этом сверхциклом называется последовательность информационных циклов с неповторяющимся законом распределения количества элементов в них.

На приемной стороне устройства асинхронного ввода-вывода цифровой информации псевдослучайная последовательность из канала связи поступает на первый вход блока 16 приема рекурренты.

Перед началом сеанса связи на передающей стороне устройства формируется специальная служебная кодовая комбинация — участок ПСП длиной N элементов. По этому участку ПСП, при-55 нятому блоком 16 приема рекурренты, в блоке 12 запуска и управления осуществляется однократное за сеанс связи начальное фазирование опорных импульсов приемной и передающей сторон устройства, позволяющее зафиксировать начало сверхцикла на приеме и на передаче. После этого блок 12 запуска и управления начинает формировать опорные и быстрые тактовые импульсы.

С приходом из канала связи участка ПСП, несущего полезную информацию, блок 16 приема рекурренты принимает и распознает (по зачетному интервалу длиной и элементов) этот участок ПСП, Пришедший на первый (информационный) вход блока 16 приема рекурренты участок ПСП записывают во входной регистр, и в момент окончания записи начинает формировать отрезки эталонной ПСП на скорости БТИ. Одновременно с этим производится поразрядное сравнение эталонной ПСП с зачетным интервалом принятого участка ПСП, и в мбмент их совпадения .количество десятичных фазовых сдвигов, исчисляемое от начала эталонной ПСП, транслируется в десятично-двоичный преобразователь 13, в котором осуществляется перевод количества БТИ, соответствующего в десятичном исчислении начальной фазе ПСП, в двоичную кодовую комбинацию. При этом двоичная кодовая комбинация содержит и элементов, которые записываются в ячейки блока 14 памяти на скорости БТИ.

В процессе формирования эталонной

ПСП в блоке 16 приема рекурренты элементы этой ПСП переписывают в буферный регистр 54 сдвига с тем, чтобы в момент прекращения формирования ПСП в буферном регистре 54 сдвига оказалась записанной кодовая комбинация из N элементов, соответствующая начальной фазе принятой .из канала связи ПСП.Из буферного регистра 54 сдвига (n+1)-ый, (n+2) †.й и (n+3)-й элементы ПСП под действием задержанного на несколько быстрых тактов сигнала прекращения формирования эталонной .

ПСП направляются в дешифратор 15 служебной кодовой группы, куда направляются также двоичные сигналы одноименных ячеек входного регистра блока 16 приема рекурренты. Поэлементное сравнение этих сигналов в дешифраторе 15 служебной кодовой группы позволяет зафиксировать служебную кодовую группу, дешйфрировать ее и обнаружить однократные ошибки. Критерием обнаруже10

1374438

tPue. 1 ния однократных ошибок служит нарушение порядка следования соответствующих инвертированных элементов участка ПСП.

Дешифратор 15 служебной кодовой группы служит для выделения логического характера (и+1)-го элемента информационного цикла, формирования сигналов отклонения от прогноза и 10 сигналов, необходимых для управления тактовой частотой генератора 19.

Сигнал о логическом характере (и+1)-го элемента информационного цикла поступает в дополнительную (n+1)-ю ячейку блока 14 памяти.

Сигнал об отклонении от прогноза формируется на основе сигналов о прогнозируемом стаффинговом (спиллинговом) характере каждого конкретного 20 информационного цикла и сверхцикла, поступающих из блока 21 прогнозирования стаффинговых и спиллинговых циклов, входящего в состав узла 20 регулярного прогнозирования, и сле- 25 дует в блок 18 коррекции, который идентичен блоку 8 коррекции сверхцикла.

Сигналы, полученные после дешифрации служебной кодовой группы, поступают в блок 22 управления тактовой частотой, также входящей в состав узла 20 регулярного прогнозирования, который формирует команды на подстройку генератора l9 тактовой частоты в зависимости от фактического количества элементов в информационном цикле. Номинальное значение тактовой частоты генератора 19 соответствует случаю, когда в информационном цикле содержится и элементов.

В случае, когда в информационном цикле фактически содержится (и+1) или (n-1) элементов, блок 20 управления тактовой частотой формирует сигнал на соответствующее увеличение или уменьшение тактовой частоты относительно ее номинального значения.

Регенерированная тактовая частота

f используется для тактирования упс равляемого распределителя 17, который запускается опорными импульсами с второго выхода блока 12 запуска и управления. С помощью управляемого распределителя 17 блок 14 памяти выдает на частоте f восстановленный синхронный двоичный сигнал, который поступает потребителю информации.

1374438

1374438

1374438 о

4N ьь

Ю

4 д

СЭ у

М

1 абаа лака ч3

Р ф,б

Ъ7 г

9$ араб 7

1374438

Рие. У к акай 1

Юрфака V

bod i

1374438

Фие. В

Фие. Я

Ъ ь ь с

Фие. 10

Редактор И.Сегляник Техред М.Дидык Корректор О. Кравцова

Заказ 620/56

Производственно-полиграфическое предприятие, r,Óæroðoä, ул.Проектная,4

М

iz ф э J ь ф

Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5