Устройство для приема дискретных сигналов

Устройство для приема дискретных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и обеспечивает повышение помехоустойчивости за счет компенсации амплитудных и фазовых флуктуации сигнала. Устр-во содержит входной согласующий блок 1, фазовращатель 2, АЦП 3, полосовой корректор 4, блок 5 тактовой синхронизации, блок 6 компенсации фазовых нестабильностей, блок 7 компенсации амплитудных нестабильностей , решающий блок 8, блок 9 подстройки амплитуды, блок 10 вычисления ошибки фазы, стационарный фильтр 11, адаптивный фильтр 12,блок 13 подстройки коэф., сумматор 14, нелинейный преобразователь 15 и декодер 16. Введены блоки 7, 9, 11, 14. Поясняется работа блоков 7, 9, 11, 12, 13. 5 з.п. ф-лы, 9 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 04 Е 27/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4095970/24-09 (22) 30.07.86 (46) 15.02.88..Бюл. У 6 (71) Ленинградский электротехнический институт связи им. проф.Ь(.А, БончБруевича (72) В.Ф.Буянов, И.И.Захаров, С.А.Курицын, Л,M.Mîãèëåâåð, В.M..Íåчаев, Э.П.Перфильев, Б.В.Корол и В.И.черепака (53) 621.394.62(088.8) (56) Патент США У 4320526, кл. 375/118, 1982. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение относится к электросвязи и обеспечивает повышение поÄÄSUÄÄ 1374444 А1 мехоустойчивости эа счет компенсации амплитудных и фазовых флуктуаций сигнала. Устр-во содержит входной согласующий блок 1, фаэовращатель 2„

АЦП 3, полосовой корректор 4, блок 5 тактовой синхронизации, блок 6 компенсации фазовых нестабильностей, блок 7 компенсации амплитудных нестабильностей, решающий блок 8, блок 9 подстройки амплитуды, блок 10 вычисления ошибки фазы, стационарный фильтр 11; адаптивный фильтр 12,блок

13 подстройки коэф., сумматор 14, нелинейный преобразователь 15 и декодер 16. Введены блоки 7, 9, 11, 14. Поясняется работа блоков 7, 9, 11, 12, 13. 5 з.п. ф-лы, 9 ил.

74444 2

THH умножители 39-41, элемент задержки 42.

Блок 1.0 вычисления ошибки фазы содержит (фиг.6) первык умножитель 43, сумматор 44, второй и третий умножители 45 и 46.

Стационарный фильтр 11 содержит (фиг.7) первый и второй умножители

4? и 48, первый, второй, третий и четвертый сумматоры 49-52, первый и второй,и третий элементы задержки 53-55, Адаптивный фильтр 12 содержит (фиг.8) первый умножитель 56, первый элемент задержки 57, второй умножитель 58, первый, второй, третий и четвертый сумматоры 59-62, .второй и третий элементы задержки 63 и 64.

2п Блок 13 подстройки коэффициентов содержит (фиг.9) первый, второй, третий, четвертый, пятый, шестой и седьмой сумматоры 65-71, первый, второй, третий и четвертый умножи25 тели 72-75, первый, второй, третий и четвертый элементы задержки 76-79.

Устройство работает следующим образом.

В устройстве принятая смесь сигна3О ла с шумом канала связи предварительно подстраивается по уровню во входном согласующем блоке 1. Это позволяет осуществить предварительную регулировку уровня сигнала при отно35 сительно медленных амплитудных флуктуациях. Входной отфильтрованный сигнал (здесь и далее поц сигналом понимаем смесь полезного сигнала и шума канала связи) подается на фазавра4 щател 2 (фиг,1) для формирования, ортогонального входному, сигнала (второго подканала). Фазовращатель 2 реализует сдвиг всех частотных составляющих входного сигнала

Изобретение Относится к технике электросвязи и может использоваться в аппаратуре передачи данных для приема дискретных сигналов.

Цель изобретения — повышение помехоустойчивости за счет компенсации амплитудных и фазовых флуктуаций сигнала.

На фиг.1 представлена структурная электрическая схема предложенного устройства;на фиг.2 — вариант выполнения блока компенсации фазовых нестабильностей; на фиг,3 — блок компенсации амплитудных нестабильно-. стей; на фиг.4 — решающий блок; на фиг ° 5 — блок подстройки амплитуды; на фиг.6 — блок вычисления ошибки фазы; на фиг.7 — стационарный фильтр; на фиг.8 — адаптивный фильтр;, на фиг.9 — блок подстройки коэффициентов.

Устройство для приема дискретных сигналов содержит входной согласующий блок 1, фазовращатель 2,аналого-цифровой преобразователь 3, полосовой корректор 4, блок 5 тактовой синхронизации, блок 6 компенсации фазовых нестабильностей, блок 7 компенсации амплитудных нестабильностей, решающий блок 8, блок 9 подстройки амплитуды, блок 10 вычисления Ошибки фазы, стационарный фильтр 11, адаптивный фильтр) ",", блок 13 подстройки коэффицие";:тав, сумматор 14 нелинейный преобразователь 15 и декоцер 16.

Блок 6 компенсации фазовых нестабильностей содержит (фиг, 2) первый, вторсй, третий и четвертый умнажители 17-?Îp пе )вый и второй сумматоры 21 1и 22.

Блок 7 компенсации амплитудных нсстабильнсстей содержит (фиг.3) первый и второй умножители 23 и 24,.

Решающий блок 8 содержит (фиг.4) сумматор 25, первый, второй и третий блоки сравнения 26-28, блок 29 хранения эталонов подактантов, блок 30 вычисления квадрата модуля разности расстояний между принятым и эталоннь)ми сигналами, блок 31 сравнения и выбора наименьшей величины, блок

32 хранения эталонов сигналов.

n(t), где Rå

5О о а(t) Блок 9 годстрайки амплитуды содержит (фиг.5) первый, второй, третий„ четвертый, пятый и шестой сумматоры 33-38, первь;й и второй и тре-45 с

x!t) = Rt (а (t) exp j-)y(t))) оператор взятия реаль. ой части комплексного прсизведения, заключенного в квадратных скобках; комплексная запись информациОьных символов прини мающих постоянные значения из Ы, возможных иа длительности тактового интервала Т = 1/:"

1374444 где х и х с к

y(t) — мгновенная фаза принятого колебания;

n(t) — отфильтрованный шум канала связи, на угол Т/2, Таким образом формируется сигнал вида — девятиразрядные выборки сигнала синфазного и квадратурного подканалов на m îì шаге стробирования.

К, с

Г. т х (t) = х (t) ехр 11

2 !

О

Указанное преобразование позволяет упростить практическую реализацию адаптивной полосовой коррекции, выполняемую полосовым корректором

4. Синфазный и квадратурный подканалы отфильтрованного сигнала стробируются с удвоенной тактовой частотой (й = 2f» где f — частота стробировайия; и — частота следования символов). В аналого-цифровом преобразователе 3 после квантования формируются две цифровые десятиразрядные последовательности выборок входных сигналов, следующих с удвоенной тактовой частотой ° Эти цифровые сигналы соответственно для синфаэного (обозначаются индексом (С) и для квадратурного — индексом (К) подканалов фильтруются в полосовом корректоре.

Процедура коррекции решена непосред- ЗО ственно в рабочей полосе частот канала связи, что позволяет существен но улучшить динамические характеристики системы демодуляции принятого сигнала. Это достоинство объясняется исключением большой абсолютной задержки, вносимой полосовым корректо-. ром 4, работающим в основной низкочастотной полосе частот. Кроме того, достигается определенное сокращение 40 числа требуемых преобразований сигнала, и как следствие уменьшение соб,ственных аппаратурных шумов. После коррекции обеих составляющих сигна ла (подканалов) девятиразрядные по- 45 следовательности откорректированного сигнала подаются на блок 6 компенсации фазовых нестабильностей с тактовой частотой (Й = Й. ).

Математическй описанные операции перехода к цифровому сигналу и полосовой коррекции с прореживанием удобно представить в виде (=шт/) 3

В х ;, п = 2ш, i=-3

Z и

t где В„, — комплексные коэффициенты полосового корректора 4. (х = х„ 1 ° Е х где n = 2m; й! = 1/32 весовой коэффициент, Е„= E„ехpf) .

E „- комплексная ошибка, вырабатываемая решающим блоком

8 в соответствии с алгоритмом

C„= Ф„- а„, ф где а„— оценка инфор мационного символа на и-ом тактовом интервале по критерию минимума)В„), Блок 5 тактовой синхронизации обе спечивается формирование.; импульсов управления подаваемых на аналогоцифровой преобразователь 3. Блок 5 тактовой синхронизации работает по принципу управляемого делителя ча2I+1 — количество коэффициентов полосового корректора 4 (на практике обычно их число-равно 15);

2 — комплексная запись выходи ного прореженного сигнала.

Для нормального функционирования полосового корректора 4 на каждом тактовом интервале формируются сигналы управления его коэффициентами, а также подстроенные по фазе и частол те цифровые колебания sin q„и л л соз q „, где р „- оценка мгновенной фазы несущего колебания, генерируемая нелчнейным преобразователем 15 на основе поступающей на его вход величины „, Подстройка коэффициентов полосово-. го корректора 4 осуществляется в соответствии с выражением

5 137 стоты. Решение о добавлении или вычитании необходимого количества импульсов выносится на основании сигнала тактовой ошибки, вычисляемой по формуле

RåВ,,ехр — j — В, ехр 1 9

Ф где В, и В, — комплексные коэффициенты отводов полосового корректора

4, близлежащие к так называемому "центральному" В

9 = Тf ° Т вЂ” набег фазы несущей за время, равное интервалу дискретизации

Далее сигнал тактовой ошибки hc,, обрабатывается в соответствии с алгоритмом (,„+ 62 6ь, 20

R — коэффициент усиления на и-ом тактовом интервале, вырабатываемый блоком 9 подстройки амплитуды где

4444 6

19. Выходы первого и четвертого умножителей 1I7 и 20 вычитаются в первом сумматоре 21, а второго и тре5 тьего умножителей 18 и 19 во втором сумматоре 22 с учетом знаков, отмеченных на фиг.2. Выходы первого и второго сумматоров 21 и 22 являются выходами полученного цифрового сигнала и обозначаются для и-го такс тового интервала соответственно V „ и к

V Выходные демадулированные (HHs качастатные) компоненты сигнала, следующие с тактовой частотой, подаютсяна блок 7 компенсации амплитудных нестабильностей, где осуществляется устранение быстрых амплитудных флуктуаций, и реализуется преобразование причем, если и

»" 4

О, добавляется импульс, 0„ импульс не добавляется.

О, вычитается импульс.

1 и л п1 Р O %41

Г ч3

Входные компоненты откорректированного сигнала (фиг.2) умножаются

4 на цифровые сигналы сов < „и sing„ в первом, втором, третьем и четвертом умножителях 17-20. Причем, синс фазная компонента а умножается на

А ь

cos q в первом умножителе 17, а п к квадратурная Z „ во втором умножителе 18. Соответственно квадратурк ная компонента Z„ умножается на

sing в четвертом умножителе 20, а . Г, с синфазная Z в третьем умножителе

В блоке 6 компенсации фазовых нестабильностей осуществляется перенос сигнала в основную (низкочастотную) полосу частот и устранение имеющих место в каналах связи расхождений по фазе, частоте и фазовых дро.-жаний между несущим и местным (опорным) колебаниями, т.е. осуществляется следующее преобразование сигнала: В4 R +14 (1) л где Я „= И„ — ) а„1 — амплитудная ошибка;

R „4, R „- коэффициенты усиления на соответствующих тактовых интервалах (и+1, п); (И вЂ” весовой коэффициент, Проведение указанного преобразования в упомянутом ранее входном согласующем блоке 1 невозможно из-за того, что аналоговая система автоматической регулировки уровня при попытках увеличить ее быстродействие (в эквиваленте — расшири.ь полосу фильтра в цепи ее подстройки) начинает следить за информационными изменениями амплитуды принимаемого сигнала. Толька исключение информационного изменения амплитуды (иначе сня50 тие модуляция ), на практике дастч. 1t

-. аемае в решающем блоке 8 псзваляет организовать быстродействующую и точную цифровую систему автоматической

55 регулировки уровня. Использование же сигнала подстройки амплитуды от решающего блока 8 непосредственно в упомянутом входном согласующем блоке

1 дает черезвычайна инерционную систе1374444

36

50 му, которая принципиально не способна отслеживать быстрые амплитудные флукту,ации сигнала. Это легко заметить, так как в этом случае оказывается, что паласовой корректор 4 включен в цепь управления регуляторам и его большая абсалютчая задержка препятствует быстрому управлению.

Конкретизация преобразовании над сигналами, осуществляемая в блоке 7 ,компенсации амплитуды нестабильностей,приведена на фиг.3, где вхацные цифровые сигналы обоих подканалав 7" к

Yl и V умножаются .первым и вторым ум- 1

П ножителями 23 и 24 на подстраиваемый коэффициент усиления, формируемый блоком 9 подстройки амплитуды.

Подстраиваемый по уровню цифровой сигнал подается на решающий блок 8, который на основании входных синфазной и квадратурной компонент выносит максимально правдоподобное решение о том, какой из возможных переданных символов присутствует на данном (текущем) тактовом интервале (фиг,4), Синфазная W „ и квадратурная W

11 составляющие с выходов блока 7 компенсации амплитудных нестабильностей подаются на сумматор 25, где определяется разностный сигнал и после сга сравнения с нулевым порогом ва втором блоке сравнения 27, а также после сравнения сигналов падканалов с нулевыми порогами в первом и третьем блоках сравнения 26 и 28 формируется адрес иа выбор четырех возможных эталонных сигналов из выделенного подоктанта фазавой плотности. Выделенче подоктанта происходит таким образам на основании значений входных цифрос k вых сигналов W, W и их разности с и

Ц вЂ” W . В зоне выбранного подоктани и та содержатся четыре эталона, причем каждый из них хранится в блоке 29 хранения эталонов подоктаитов в виде двух чисел, соответствующих его проекциям на декартовые оси координат.

Выбранные укаэанным способом числа вместе с входными цифровыми сигналами к

W u W подаются на блок 30 вычиси tl ления квадрата модуля разности расстояний между принятым и эталонными сигналами., В этом блоке 30 одновременно формируется восемь разностей 5 между соответствующими выходными сигналами W» М„ и аналогичными npok екциями эталонов на сумматорах. Послепуюшим возведением, полученных ат этих сумматоров сигналов в квядрят и пакампонентным суммированием формируется четыре сигнала, пропорциональные указанным квадратам мсдулей разностей сигналов. Зти сигналь сравниваются в блоке 3 сравнения и выбора наименьшей величины. Результаты сра»-нения в блоке 31 я..злв=тся фармирава— ние трех недостающих сигнале:в, которые вместе с тремя спгналамн ат всех блоков сравнения 28-28 гаэваляют однозначно выбрать из блока 32 хранения эталонов сигналов один из возможных принятых символов. Таким образам, вынесенное решение а принятом симво к /с ле в виде двух компонент а „ и а „ вместе с хранимой величиной, обратной квадрату модуля этого символа появляется на соответствующих выходах решающего блока 8.

В блоке 9 подстройки амплитуды

Ас л к па выходным сигналам а „ и а „ и входным сигналам решающего блока 8.формируется сигнал на изменение уровня в блоке 7 компенсации амплитудных нестабильностей. Конкретные преобразования сигналов в блоке 9 подстройки амплитуль, детализированы на фиг.5 и включают шесть операций цифрОВОга суммирования в сумматорах

33-38, три умножения умнажптелями

39-41 H одну операцию эацержки на длительность тактового интервала элементом задержки 42. В шестом и пятом сумматорах 38 и 37 осуществляется суммирование квадратурнай камГ,к поненты входного сигнала ь „ и синфазнай компоненты принятого символа с соответствующими знаками. В четвертом, третьем сумматорах 36 и

35 аналогичные операции суммирования и вычитания проводятся для син@азной ф составляющей входного сигнала W„ и квадратурной компоненты принятого

/к символа а„. Выходные сигналы шестого и пятого сумматоров 38 и 37 умно-жаются во втором умнажителе 40, а выходные сигналы четвертого и третьего сумматоров 36 и 35 умножаются в третьем умножителе 41 и после выпалчения умножений выходные сигналы втоРого и третьего умножителей 40 и 41

/ суммируются во втором сумматоре 34.

Выходной сигнал второго сумматора 34 умножается на цифровой весовой множи- . тель ц = 0,2, выбираемый иэ условия требуемого быстродействия системы ре1374444

10 гулирования амплитуды из диапазона возможных значений (О р i < ) . Выходной сигнал первого умножителя 39 суммируется с сигналом подстройки, получаемым на предыдущем тактовом. интервале, в первом сумматоре 33, а выходной сигнал первого сумматора

33 подается на элемент задержки 42, осуществляющий задержку его до следующего тактового интервала. Выходной сигнал элемента задержки 42 одновременно является и выходом блока

9 подстройки амплитуды.

Кратко описанные преобразования сигналов можно охарактеризовать как определение амплитудного рассогласования (ошибки) -Я„, т. е. определение разности квадратов модулей входного сигнала решающей схемы — Ч и оценки

I) переданного на данном и-ом тактовом л интервале символа a„ с последующим выполнением преобразований в соответствии с выражением (1). Начальные

15 условия в (1) нулевые и обеспечивают- 25 ся при включении питания на устройл ство. Здесь символами Ы, и а „. обозначены для краткости изложения одновременно обе компоненты этих сигналов. ЗО

Одновременно с точной подстройкой амплитуды по входным Ы„ и выходным

A а „ сигналам решающего блока 8 в блоке 10 вычисления ошибки фазы осущестк лс вляется умножение Ы „ на а „ в первом умножителе 43 (фиг.б),а умножес к ние M„ на а во втором умножителе

45. Выходы первого и второго умножителей 43 и 45 суммируются в суммато-. ре 44, а выходной сигнал умножается 4„ в третьем умножителе 46 на.нормирую1R щий множитель 1/1а„, формируемый решающим блоком 8 по результату решения.

Иначе, более кратко, преобразования сигналов в блоке 10 можно определить как вычисление мнимой части о комплексного произведения M„V„+ к л лс

+ ) М„и а„= а„+ j а"„полагая,, что синфазная и квадратурная компоненты И и а„ определяют соответст-» венно реальную и мнимую части этих комплексных чисел, а также операции нормировки на величину 1/ а„ . ПоА следнее преобразование принципиально для систем, использующих амплитудную модуляцию, так как полученная описанным способом оценка фазового рассогласования зависит от }а„1

Умножение на обратную величину устраняет этот вредный эффект. Таким образом, выходной сигнал блока 10 по сути дела является сигналом ошибки между принятым сигналом и местным колебанием.

В блоке 10 вычисления ошибки фазы реализуется преобразование вида где D — нормирующие множители, е формируемые решающим блоком 8; = 4 (в зависимости от того, какой принят информационный символ); „„- оператор мнимой части комплексного произведения стоящего в фигурных скобках.

Полученный описанным способом сиг-, нал фазовой ошибки направляется да» лее в комбинированную схему, содержащую стационарный фильтр 11, адаптивный фильтр 12, блок 13 подстройки коэффициентов и сумматор 14.

Такой подход к решению задачи компенсации фазовых нестабильностей позволяет учесть, что в реальных каналах электросвязи и, в частности, каналах тональной частоты осутствует априорная информация о статистических характеристиках частотно-фазовых флуктуаций, амплитуде и частоте фазовых дрожаний, Кроме того, учитывает имеющие место на практике ограничения на точность обработки сигнала (конкретно здесь — наличие девятиразрядного представления чисел).

Отсутствие укаэанных априорных данных не позволяет провести разумный выбор коэффициентов (р и р ) в стационарном фильтре 11, что приводит к двум возможным ухудшениям работы системы: если коэффициенты р, и р выбраны большими, т.е. с запасом,то это в эквиваленте означает, что полоса пропускания схемы большая, а значит сопутствующие шумы будут увеличивать фазовую нестабильность местного колебания, формируемого нелинейным преобразователем 15,и если коэффициенты, и р малы, то вследствие узкополосности схемы, система обладает малой полосой захвата и сийхронизма, что также неприемлемо для практики.

1374444

Таким образом, создается впечатление, что замена стационарного фильтра 11 эквивалентной адаптивной схемой позволяет в полном объеме решить поставленную задачу. Однако, как показывает практика, такая система излишне чувствительна к возможным кратковременным искажениям (помехам). В результате имеет место раскачивание местного (опорного) колебания, что фактически означает усиление собственного (аппаратурного) фазового дрожания. Итак, лишь при больших величинах <эшибок адаптивная система ведет себя приемлемо с точки зрения компенсации ошибки фазового рассогласования.

Предложенное объединение в комбинированную схему позволяет осущест- 20 вить уверенную компенсацию больших величин фазовых ошибок за счет адаптивного изменения коэффициента усиления (полосы пропускания) в адаптивном фильтре 12. При достижении 25 основного рабочего режима (синхронизма), т.е. при малых величинах фазовой ошибки, осуществляется автоматическое отключение адаптивного фильтра 12 и блока 13 за счет того, что величины ошибки на ее входе малы и не попадают в разрядную сетку, так как имеет место произведение двух чисел существенно меньших единицы.

Кроме того, хорошо компенсировать фазовые нестабильности за счет выбора

35 малых коэффициентов, и 0 в стационарном фильтре 11.

Коротко сказанное можно охарактеризовать как попеременную работу схем. При больших величинах ошибок работают адаптивный фильтр 12 и блок

13, а при малых — стационарный фильтр

11. Объединение сигналов на сумматоре 14 обеспечивает независимость 45 реализации указанных режимов работы блоков.

Сигнал фазовой ошибки (фиг,7) на и-ом тактовом интервале g„ óìíîæàется во втором умножителе 48 на весовой коэффициент р< = 0,05, а так50 же задерживается на длительность тактового интервала третьим элементом задержки 55, Выходной сигнал третьего элемента задержки 55 (для предшествующего тактового интервала) умножается на другой весовой коэффициент P = 0,03 в первом умножителе 47, Возможные пределы изменений

<1 и+< <1 и+Ч и <- п- 4 Р 4 и — P» (<, (2) 1 де q и+<

Ч и-< значения мгновенной фазы опорного колебания на соответствующих тактовых интервалах; — весовые коэффициенты; — фазовые ошибки между несущим и предсказанным (местным) опор-. ным колебаниями на

lip«H („у „, соответствующих тактовых интервалах.

Начальные условия в (2) нулевые, за исключением q = 1/3 для несущей частоты f„ = 1800 Гц.

Сигнал фаэовой ошибки (1<„ одновременно (фиг.8) подается на первый умножитель 56 и первый элемент задержэтих коэффициентов определяются устойчивостью стационарного фильтра 11 и равны 0 «< 2, О л 1.

Кроме того, должно выполняться условие 1<<, ф <1< . Выходные сигналы первого и второго умножителей 47 и

48 вычитаются в четвертом сумматоре

52, образуя сигнал вида (Ъ <()п — P Q „ < ), а полученный во втором сумматоре 50 разностный сигнал (с — Ц „, ), где <1 и < „, — отфильтрованные значения сигнала ошибки для п-го и (и-1)-ro тактовых интервалов, суммируются с выходным сигналом упомянутого четвертого сумматора 59 в третьем сумматоре 51. Результат сложения в третьем сумматоре 51, в свою очередь, суммируется в первом сумматоре 49 с выходным сигналом первого элемента задержки 53, обозначенного как фп . Выход перво- го сумматора 49 подается на вход первого элемента задержки 53 и одновременно является выходом всего стационарного фильтра 11. Выходной сигнал второго элемента задержки 54 подается на один из входов второго сумматора 50, а также на первый сумматор 49 и вход второго элемента задержки 54, выходной сигнал которого подается на другой вход второго сумматора 50.

Более кратко описанные преобразования сигнала фазовой ошибки в стационарном фильтре 11 уместно определить выражением

1374444 14 ки 57. После умножения н первом умнажителе 56 на переменный коэффициент л

К„, формируемый с выхода четвертого элемента задержки 79, блока 13 подстройки коэффициентов (фиг.9) и умно5 женин g „, с выхода первого элемента задержки 57 но.втором умножителе

58 на поступающего с выхода третьего элемента задержки 78, результаты умножений вычитаются в первом сумматоре 59, Выходной сигнал суммируется ва втором сумматоре 60 с раэностным сигналом, обозначенным как (g „ -g„,) и формируемым третьим сумматором 61.

Выходной сигнал второго сумматора 60, н свою очередь, суммируется в четвертом сумматоре 62 с сигналом („ поступающим с выхода второго элемента задержки 63. Выход четвертого сум- 20 матора 62 подключен к входу упомянутого второго элемента задержки 63.

Выходной сигнал адаптивного фильтра

12 определяется выходом второго элемента задержки 63 и обозначен символом "Вых.1".

Адаптивная подстройка коэффициентов усиления осуществляется в блоке 13 по сигналам фазовой ошибки ( и и „, на соответствующих так тоных 30

HH ер валях подаваемых соответствую щих тактовых интервалах, подаваемых са входа и ныхада первого элемента задержки 57 адаптнвнага фильтра 12.

Сигнал фазовай ошибки (пода31 ется на входы третьего сумматора 61 и перна-а умножителя 72. В третьем сумматоре 61 определяется разность (Q, †. Я „, ) фазовых ошибок на настоящем (n-ом) тактовом интервале и предшествующем (n-1)-ам. В первом умнажителе 72 упомянутый сигнал фазовай ошибки умножается на весовой коэффициент р = 1/64, после чего результирующий сигнал в четвертом умнажителе 75 умножается на вспомогательный сигнап V„, подаваемый также на первые входй второго умножителя 73, четвертого сумматора 68, второго элемента задержки 77, шестого сумматора 70 и формируемого с вы50 хода первого элемента задержки 76.Выход шестого сумматора 70 соединен со входом первого элемента задержки

76, а на его второй вход подается суммарный сигнал, формируемый вторым сумматорам 66 и представляющий собой сумму ;помянутого сигнала („ — („, ) и выходного сигнала

1 третьего сумматора 67. Выходной сигнал четвертого умнажителя 75 суммируется в седьмом сумматоре 71 с выходным сигналом четвертого элемента задержки 79, подаваемого однавременно на входы третьего элемента задержки,78 и второго умнажителя 73. Полученный сигнал в седьмом сумматоре 71 подается на вход четвертого элемента задержки 79. Выходной сигнал третьего элемента задержки 78,представляющий собой переменный коэффициент усиления на (n-1) шаге К „, подается на второй умнажитель 58 адаптивного фильтра 12 и третий умножитель

74. Выходной сигнал второго умножителя 73 в четвертом сумматоре 68 вычитается из .упомянутого сигнала

V„ формируемого первым элементом задержки. 76. Выходной сигнал в третьем сумматоре 67 суммируется с выходным сигналом пятого сумматора 69 и формирует сигнал, подаваемый на второй сумматор 66. Выходной сигнал второго элемента задержки 77, представляющий собой вспомогательный сигнал V, (на и-1-ом тактовом интервале) подается на третий умножитель 74, где он умножается на переменный коэффициент К „,, поступающий от третьего элемента задержки 78.

Выходной сигнал третьего умножителя 74 суммируется с V, н пятом сумматоре 69 и подается на второй вход упомянутого ранее третьего сумматора 67.

В результате списанных преобразований сигналов фармиуется последовательное изменение во времени переменных коэффициентов усиления на соответствующих шагах подстройки K и К„1„

Кратко описанные преобразования сигналов удобно представить в виде в ыр аже ний к„, = к„+, „v„

Полученные описанным методом переменные коэффициенты усиления умножаются в первом и втором умнажнтелях 56 и 58 адаптивного фильтра

12 соответственно на значения фазовой ошибки („ и („,, образуя

1374444

16 сигналы вида („К „и 4) „, ° К „, Эти сигналы вычитаются в первом сумматоре 59, выходной сигнал которого суммируется во втором сумматоре

60 с выходным сигналом третьего сумматора 61. Выходной сигнал второго сумматора подается на четвертый сумматор 62, формирующий сигнал мгновенной .фазы опорного колебания для будущего тактового интервала ц +, Этот сигнал через второй элемент задержки 63 подается на упомянутый четвертый сумматор 62 и третий сумматор 61 и одновременно является выходом адаптивного фильтра 12 (этот сигнал обозначен („ ), Кроме того, этот выходной сигнал второго элемента задержки 63 < подается через третий элемент задержки 64 на другой вход третьего сумматора 61.

Кратко описанные преобразования сигналов в адаптивном фильтре 12 удобно представить в виде выражения

1. Устройство для приема дискретных сигналов, содержащее входной согласующий блок, выход которого подключен к синфазному входу аналогоцифрового преобразователя и к входу фазовращателя, выход которого соединен с квадратурным входом аналогоцифрового преобразователя, синфазный и квадратурный выходы которого подключены соответственно к синфазному и квадратурному входам полосового корректора, сигнальные выходы которого соединены с одним входом входного согласующего блока, другой вход которого является входом устройства, и с входом блока тактовой синхронизации, выход которого подключен к тактовому входу аналого-цифрового преобразователя, при этом синфазный и квадратурный выходы полосового корректора соединены с первым и вторым входами блока компенсации фазовых нестабильностей, третий и четвертый входы которого соединены с выходами нелинейного преобразователя и с одними сигнальными входами полосового корректора, другие сигнальные входы которого соединены с синфазным и квадратурным входами и выходами решающего блока и с синфазными и квадратурными входами блока вычисления ошибки фазы, выход которого подключен к первым входам адаптивного фильтра и блока подстройки коэффициентов, первый и второй выходы которого соединены соответственно с вторым и третьим входами адаптивного фильтра, первый выход

/ которого подключен к второму входу блока подстройки коэффициентов, а синфазный и квадратурный выходы решающего блока соединены соответственно с синфазным и квадратурным входами

Pn+< =

Kn Vn Kn- Vnqn = Чn + q n

lL л соз q л и ц„— я1п (f

55

Полученные таким образом значения мгновенной фазы опорного колебания суммируются в сумматоре 14 (фиг.1) и подаются в нелинейный преобразователь 15, где на основе выходного сигнала сумматора 14 осуществляется нелинейное преобраэоt вание кода числа вида

Реализуется это преобразование в нелинейном преобразователе 15 на основе постоянного запоминающего устройства (ПЗУ), содержащего 360 знал л чений з1п ц„ и соз „. Другой возможный метод такого преобразования основывается на круговой симметрии зна1( чений sin q>n z cos gn подоктактам фазовой плоскости и использовании известных формул разложения в степен I ные ряды на интервале ф — — с

4 последующим применением простейших логических операций над знаковыми разрядами чисел. Требуемые преобразования в этом месте сводятся к ряду умножений и суммирований и требуют хранения в ПЗУ лишь сорока пяти восьмиразрядных чисел.

Формула и з обре т е н и я декодера, выход которого является выходом устройства, о т л и ч а ю— щ е е с я тем, что, с целью повышения помехоустойчивости за счет компенсации амплитудных и фазовых флуктуаций сигнала, введены сумматор, стационарный фильтр и последовательно соединенные блок подстройки амплитуды и блок компенсации ампли17

1374444 тудных нестабильностей, синфазные и квадратурные входы и выходы которого соединены соответственно с синфазным и квадратурным выходами бло5 ка компенсации фазовых нестабильностей и с сичфазным и квадратурным входами решающего блока, синфазные и квадратурные входы и выходы которого соединены с синфазными и квадра- 1п турными входами блока подстройки амплитуды, причем выход блока вычисления ошибки фазы через стационарный фильтр подключен к первому входу сумматора, второй вход и выход которого соединены соответственно с выходом адаптивного фильтра и с входом нелинейного преобразователя, а сигнальный выход решающего блока подключен к сигнальному входу блока вычисления ошибки фазы.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок компенсации амплитудных нестабильностей содержит первый и второй умножители, 2д первые входы и выходы которых являются соответственно синфазным и квадратурным входами и выходами блока компенсации амплитудньх нестабильностей, сигнальным входом которого является второй вход первого и второго умножителей, 3. строй:.""ò.íî по п.1, о т л и— ч а ю щ =-. е с я тем„что блок подстройки амплитуды содержит шесть сум- З маторов, три умножителя и элемент задержки„ вход и выход которого соединены соответственно с выходом-и первым входом первого сумматора, к второму входу которого подключен выход.первого умножителя, вход которого соединен с выходом второго сумматора, входы которого соединены соответственно с выходом второго умна„.. 45 жителя, к входам которого подключены выходы третьего и четвертого сумматоров, и с выходом третьего умножителя, к входам которого подключены выходы пятого и шестого сумматоров, первые и вторые входы которых соответственно объединены и являются синфазными входами блока подстройки амплитуды, квадратурными входами которого являются соответственно объединенные гервые и вторые входы третьего и четвертого сумматоров а выход элемента задержки является выходом блока подстройки амплитуды.

4, Устроиство по и ° 1 q О т л и ч а ю щ е е с я тем, что стационарный фильтр содержит четыре сумматора, два умножителя и три элемента задержки, при этом выход первого сумматора через первый элемент задержки подключен к первому входу второго сумматора, выход которого соединен с первым входом третьего сумматора, к первому входу первого сумматора, второй вход которого соединен с выходом третьего сумматора, и к входу второго элемента задержки, выход которого соединен с вторым входом второго сумматора, а к второму входу третьего сумматора подключен выход четвертого сумматора, входы которого соединены соответственно с выходом первого умножителя, к входу которого подключен выход третьего элемента задержки, и с выходом второго умножителя, вход которого соединен с входом третьего элемента задержки и является входом стационарного фильтра, выходом которого является выход первого сумматора.

5. Устройство по п,1„ о т л и ч аю щ е е с я тем, что адаптивный фильтр содержит два умножителя, три элемента задержки и четыре сумматора, при этом вход и выход первого элемента задержки соединены соответственно с первым входом первого-умножителя, который является первым входом адаптивного фильтра, и с первым входом второго умножигеля, выход которого и выход первог" умножителя подключены к входам первого сумматора, выход которого соединен с первым входом второго сумматора, второй вход и выход которого соединены соответственно с выходом третьего сумматора и с первым входом четвертого сумматора, выход которого через второй элемент задержки подключен к первому входу третьего сумматора, второй вход которсго соединен с выходом третьего элемента зацержки, к второму входу четвертого сумматора и к входу третьего элемента задержки, а вторые входы первого и второго умножителей являются соответственно вторым н тре-.ьим входами ацаптивного фильтра„ первым и вторым выходами которого являются соотзетственно выходы первого и второго элементов задержки.

6, Зстроиство по пе1, о т л и ч аю щ е е с я тем, что блок подстройки

1374444

20 коэффициентов содержит семь сумматоров, четыре умножителя, четыре элемента задержки, при этом первый вход и выход первого сумматора соединены соответственно с входом первого ум5 ножителя, который является первым входом блока подстройки коэффициентов, и с первым входом второго сумматора второй вход и выход которого соединены соответственно с выходом третьего сумматора, к входам которого подключены выходы четвертого и пятого сумматоров, и с первым входом шестого сумматора, второй вход и выход которого соединены соответственно с выходом и вторым входом первого элемента задержки, выход которого подключен к первому входу второго умножителя, выход которого соединен с первым входом четвертого сумматора, и к входу второго элемента задержки, выход которого соединен с первыми входами третьего умйожителя и пятого сумматора, к второму входу которого подключен выход третьего умножителя, второй вход ко-. торого соединен с выходом третьего элемента задержки, вход которого соединен с вторым входом второго умножителя, с выходом четвертого элемента задержки, который является первым выходом блока подстройки коэффици ентов, и с первым входом седьмого сумматора, выход и второй вход которого соединены соответственно с входом четвертого элемента задержки и с выходам четвертого умножителя, входы которого соединены с выходом первого умножителя, вход которого является первым входом блока подстройки коэффициентов, вторыми входом и выходом которого являются соответственно второй вход первого сумматора и выхо