Фазовый дискриминатор

Фазовый дискриминатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и может использоваться для измерения разности фаз двух напряжений . Цель изобретения - повьппение быстродействия и уменьшение зоны нечувствительности при измерении малых фазовых рассогласований. Устр-во содержит два формирователя ( Ф ) 1 и 2 импульсов, два D-триггера 3 и 4, два злемента И-НЕ 5 и 6, сумматор 7. Для обеспечения цели вход Ф 1 соединен с вторьм входом элемента И- .НЕ 5 и с входом синхронизации D-триггера 4. Вход Ф 2 соединен с вторым входом элемента И-НЕ бис входом синхронизации 0 триггера 3, причем выходы Ф 1 и Ф 2 подключен 1 к информационным входам D-триггеров 3 и 4 соответственно. Ф 1 и Ф 2 вьшолнены на инверторах. 2 ил.

союз соаетсних

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) .Ц.@ а

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Входи сигиа

Вторн сигна

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 37 2701 5/24-09 (22) 12.04.84 (46) 23.02.88.Бюл. У 7 (72) А.A.Ãàðèøèí (53) 621.376.4 088.8 7 (56) Патент Cf!lA !! 4105947, кл. Н 03 В 3/04, !978. (54) ФАЗОВЫЙ ДИСКРИИИНАТОР (57) Изобретение относится к радиотехнике и может йспользоваться для измерения разности фаз двух напряжений. Цель изобретения — повышение быстродействия и уменьшение эоны нечувствительности при измерении малых фазовых рассогласований. Устр-во содержит два формирователя (Ф ) 1 и

2 импульсов, два D-триггера 3 и 4, два элемента И-НЕ 5 и 6, сумматор

7 ° Для обеспечения цели вход Ф 1 соединен с вторым входом элемента ИНЕ 5 и с входом синхронизации D-триггера 4. Вход Ф 2 соединен с вторым входом элемента И-НЕ 6 и с входом синхронизации Р"триггера 3, причем выходы @ 1 и Ф 2 подключены к информационным входам D-триггеров 3 и 4 соответственно. Ф 1 и Ф 2 выполнены на инверторах. 2 ил.

1376229

Изобретение относится к радиотехнике и может использоваться для измерения разности фаз двух напряжений.

Цель изобретения — повьппение быстродействия и уменьшение зоны нечувствительности при измерении малых фазовых рассогласований, На фиг.1 приведена структурная электрическая схема предлагаемого фазового дискриминатора; на фиг.2 диаграммы, поясняющие работу дискриминатора.

Фазовый дискриминатор содержит первый 1 и второй 2 формирователи импульсов, первый 5 и второй 4 D-триггеры, первый 5 и второй 6 элементы

И-НЕ и сумматор 7.

Фазовый дискриминатор работает следующим образом.

Предположим, что входной сигнал (фиг.2а) опережает по фазе опорный (фиг.2б). В этом случае на информационный вход второго D-триггера 4 с формирователя 2 импульсов поступает опорный сигнал с уровнем логической "1". Передний фронт входного сигнала, поступающий на вход синхронизации второго D-триггера 4, устанавливает на его прямом выходе уровень

1 логической "1". По переднему фронту опорного сигнала на выходе элемента И-НЕ 6 (фиг.2в ) формируется импульс с уровнем логического "0", передний фронт которого устанавлива" ет на выходе второго D-триггера 4 уровень логического "0". Следовательно,.длительность импульса на выходе второго D-триггера 4 (фиг.2г ) пропорциональна фазовому сдвигу между входным и опорным сигналами.

Уровень напряжения на выходе перйого D-триггера 3 соответствует уровню логического "0", так как в момент поступления на вход синхронизации

D-триггера 3 переднего фронта опорного сигнал:а на его информационный вход с формирователя. 1 импульсов поступает сигнал с уровнем логического "0". Если входной сигнал (фиг.28) остает по фазе от опорного сигнала (фиг.2е), то на выходе первого D-триггера 3 формируется импульс (фиг ° 2з), длительность которого также пропорциональна фазовому сдвигу между входным и опорным сигналами. Запуск и сброс D-триггера

3 производится аоответственно передним фронтом опорного сигнала и передним фронтом импульса с элемента ИНЕ 5 (фиг. 2ж), Уровень напряжения на выходе второго D-триггера 4 соответствует уровню логического "0", так как в момент поступления на вход синхронизации

0-триггера 4 переднего фронта входного сигйала íà его информационныйвход с формирователя 2 импульсов пос" тупает опорный сигнал с уровнем логического "0".

Напряжение на выходе сумматора.7 пропорционально длительности им20 пульсов, поступающих на его входы с выходов обоих D-триггеров 3 и 4, а полярность напряжения зависит от знака фазового рассогласования между входным и опорным сигналами.

25 Формула изобретения

Фазовый дискриминатор, содержащий первый и второй формирователи импульсов, входы которых являются входами

30 фазового дискриминатора, первый и второй D-триггеры, прямые выходы которых подключены к первым входам первого и второго элементов И-НЕ и первому и второму .входам сумматора соответственно, выходы первого и второго элементов И-НЕ подключены к входам сброса первого и второго D-триггеров соответственно, о т л и ч а ю щ и йс я тем, что, с целью повьппения

40 быстродействия и уменьшения зоны нечув< твительности при измерении ма-. лых фазовых рассогласований, вход первого формирователя импульсов соединен с,вторым входом первого эле45 мента И-НЕ и с входом синхронизации второго D-триггера, а вход второго формирователя импульсов соединен с вторым входом второго элемента И-HE и с входом. синхронизации первого

D-триггера, причем выходы первого и второго формирователей импульсов подключены к информационным входам первого и второго D-триггеров соответственно, при этом формирователи импульсов выполнены на инверторах.

1376229

Составитель А. Меньшикова

Редактор О. Головач Техред Л.Олийнык Корректор М. Максимижинец

Заказ 797/55 Барраж 928 Подписное .

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4 .