Преобразователь позиционного кода в код системы остаточных классов

Преобразователь позиционного кода в код системы остаточных классов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения с вычислительными устройствами, функционирующими в системе остаточных классов . Целью изобретения является сокращение аппаратурных затрат. Для этого преобразователь позиционного кода в код системы остаточных классов , содержащий группу блоков 5.1- 5.П хранения констант, группу комбинационных сумматоров 6.1-6.П-1, группу регистров 7. 1-7.П , соде1)жит элемент И 2, элемент 3 задержки, счетчик 4 тактовых импульсов, неполный дешифратор 8, одновибратор 9, группу мультиплексоров 11.1-11.п-1 вычитатель 14 с соответствующими связями, ил. у i (Л со о ю 4 СП

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК 5!! 4 Н 03 М 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 410491 5/24-24 (22) 15.08.86 (46) 23.02.88. Бюл. Ф 7 (72) О.Н. Фоменко, Н.И. Швецов, В.А. Краснобаев, В.А. Каревский, В.Н. Наточий, С.В. Иванов и M.Â. !0машев (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Ф 601688, кл. Н 03 М 7/18, 1976.

Авторское свидетельство СССР

Ф 959062, кл. Н 03 M 7/18, 1980. (54) ПРЕОБРАЗОВАТЕЛЬ ПОЗИЦИОННОГО

КОДА В КОД СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ (57) Изобретение относится к вычислительной технике и может быть ис„„SU„„1376245 А 1 пользовано для сопряжения с вычислительными устройствами, функционирующими в системе остаточных классов. Целью изобретения является сокращение аппаратурных затрат. Для этого преобразователь позиционного кода в код системы остаточных клас1 сов, содержащий группу блоков 5.!в

5.п хранения констант, группу комбинационных сумматоров 6.1-6.п-1, группу регистров 7.1-7.п, содержит элемент И 2, элемент 3 задержки, счетчик 4 тактовых импульсов, неполный дешифратор 8, одновибратор 9, группу мультиплексоров 11.1 — 1!.и-1 вычитатель 14 с соответствующими связями.

1376245

Изобретение относится к вычислительной технике и может быть использовано для сопряжения с вычислительными устройствами, функционирующими в системе остаточных классов.

Целью изобретения является сокращение аппаратурных затрат.

На чертеже представлена схема преобразователя позиционного кода в код системы остаточных классов.

Преобразователь содержит вход 1 числа, элемент И 2, элемент 3 задержки, счетчик 4 тактовых импульсов, группу блоков 5.1-5.п хранения констант, группу комбинационных сумматоров 6.1-6.n-l, группу регистров 7.!—

7.п, неполный дешифратор 8, одновибратор 9, тактовый вход 10, группумультиплексоров 11.1-11.n — 1, выход 12 сигнала окончания работы, группу выходов 13.1-13.п остатков и вычитатель 14, Время задержки t элемента 3 находится s пределах 0

П1 П период следования тактовых импульсов.

Модуль счетчика 4 на единицу больше количества констант преобразования.

Все блоки 5 каждому состоянию счетчика 4 ставят в однозначное соответствие код определенной, своей, константы. Так„ блок 5.1 выдает коды констант, удовлетворяющих сравнеФ нию О=К. modp, разрядность его равна

1 разрядности диапазона преобразуемых чисел. Ца выходе блоков 5.2-5.п одновременно с каждой из констант Ki блока 5.1 выдается ее остаток по соответствующему модулю. Разрядность блока 5.j равна разрядности наибольшего остатка по модулю Р1. Блоки 5.1-5.п хранения Констант могут быть выполнены на базе постоянных запоминающих устройств. Дешифратор 8 выделяет m-oe состояние счетчика 4, запуская одновибратор 9, который вырабатывает импульс положительной полярности. Длительность импульса 1„должна быть в пределах T ct „ 2T„.

Выходы мультиплексоров 11 до срабатывания одновибратора 9 подключены к выходам соответствующих блоков 5 хранения констант. При подаче на управляющие входы мультиплексоров ll положительного потенциала с выхода одновибратора 9 выходы мультиплексоров ll подключаются к выходу регистра 7.1.

При переполнении вычитателя 14 на его выходе переполнения формируется потенциал логического "0".

Преобразователь используют следующий принцип работы.

Любое число А натурального ряда в СОК с основаниями (р.), i=1,п, записывается в виде;

A =(a|,, o(, ° ° ° „) где Ы; - остаток числа А по модуР °

С другой стороны, 0 А <Р, 11 где Р= 11 р. — диапазон однозначного

1с представления.

Число А может быть записано как

A=- E a . K + +4, 1, 1 3 (1-) где ОтК modpÄ; а е <0,1);. (2)

m — число констант,К

J т.е. число А представляет собой сумму произведений фиксированных кон25 стант на коэффициенты а, которые принимают значения "0" и .1 в эави11 11 11 симости от факта вхождения К - в пред3 ставляемое число согласно выражению (1). Константы К; выбираются

30 таким образом, чтобы выполнялось условие (2). Так, для случая половинного разбиения

К,=р,; ,! =2,m, 35

m= 1og

1 где fb) — ближайшее целое, не большее b.

Тогда возможно в процессе нахождения остатка 1, от числа А по моду- . лю р; решать задачу вычисления остальных остатков.

Преобразователь работает следую45 щнм образом.

В исходном состоянии регистры 7.27.п и счетчик 4 обнулены. Нулевое состояние счетчика 4 обеспечивает выборку из блока 5.1 хранения кон50 стант кода К,, а из блоков 5.2-5.п хранения констант кодов К„modp . Потенциал логического "0" с выхода дешифратора 8 и одновибратора 9 обеспечивает подключение мультиплексора55 ми ll.l-ll.n-l выходов блоков 5.25.п хранения констант к входам соответствующих комбинационных сумматоров б.l-б.п-l. В регистр 7.1 с входа

1 записан код преобразуемого числа А.

1376245

ВНИИПИ Заказ 797/55 Тираж 928 Подписное

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4

С началом работы на вход 10 преобразователя начинают поступать тактовые импульсы. Знак разности А-К„ кодов преобразуемого числа и первой константы, поступающих с блока 5.! хранения констант и регистра 7.1 на вычитатель 14, определяет потенциал иа выходе переполнения вычитателя 14.

Если разность положительна, то на вы-!О ходе переполнения вычитателя 14. Если разность положительна, то на выходе переполнения присутствуют потенциал логической "1", что обеспечива-. ет прохождение тактового импульса на тактовые входы регистров 7.1-7.п, а следовательно, запись в них результатов .суммирования по модулю. В случае, когда разность отрицательна, уровень логического "О" блокирует прохождение тактового импульса через элемент И 2. Через время задержки ta тактовый импульс поступает на тактовый вход счетчика 4, который изменяет свое состояние и обеспечивает вы- 25 борку констант К, (К шойр 1 из со-i J ответствующих блоков 5 хранения констант. Далее процесс преобразования происходит указанным образом, пока по ш-му импульсу не будет ис-, пользована последняя константа К и ее остаточное представление по остальным,кроме первого, модулям. При этом в регистре 7,1 находится код Ы,.

После m-го импульса на выходе блока

5.1 хранения констант присутствует нулевой код, кроме того, на выходе дешифратора 8 появляется потенциал логической "1", запускается одновибратор 9, единичный потенциал с выхо- 4g да которого посредством мультиплексоров 11.1-11.п-l подключает выход регистра 7.1 к первым входам комбинационных сумматоров 6.1-6.n-l. При этом на выходе этих сумматоров форин- 4g руются истинные значения a(— a „ и (ш+1)-й импульс записывает их в регистры 7.2-7.п. После чего одновибратор 9 переходит в нулевое состояние, на выходе 12 преобразователя формируется сигнал окончания работы, по заднему фронту которого прекращается поступление тактовых импульсов на вход 10 преобразователя .

Формула изобретения

Преобразователь позиционного кода в код системы остаточных классов, содержащий группу комбинационных сумматоров, группу регистров и группу блоков хранения констант, причем выход i-ro комбинационного сумматора группы (i=l,...,ï-l; и - количество оснований) соединен с информационным входом (i+I)-ro регистра группы, выход которого соединен с входом первого слагаемого i-го комбинационного сумматора группы, выходы регистров групйы являются группой выходов остатков преобразователя, о т л и— ч а ю шийся тем, что,с целью сокращения аппаратурных затрат, он содержит группу мультиплексоров, вычитатель, элемент И, элемент задержки, счетчик тактовых импульсов, неполный дешифратор и одновибратор, причем тактовый вход преобразователя соединен с первым входом элемента И и через элемент задержки — со счетным входом счетчика тактовых импульсов, выход которого соединен с адресными входами блоков хранения констант группы и с входом неполного дешифратора, выход которого соединен с входом одновибратора, выход которого является выходом сигнала окончания работы преобразователя и соединен с управляющими входами мультиплексоров группы, выходы которых соединены с входами вторых слагаемых соответствующих комбинационных сумматоров группы, вход числа преобразователя соединен с установочным входом первого регистра группы, выход которого соединен с входом уменьшаемого вычитателя и с первыми информационными входами мультиплексоров группы, выходы блоков хранения констант группы соединены соответственно с входом вычитаемого вычнтателя и с вторыми информационными входами мультиплексоров группы, выходы разности и переполнения вычитателя соединен соответственно с информационным входом первого регистра группы и с вторым входом элемента И, выход которого соединен с входами разрешения приема регистров группы.