Устройство для ввода аналоговой информации

Устройство для ввода аналоговой информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматизации исследований для регистрации или ввода в ЭВМ аналоговой информации . Цель изобретения - повьипение быстродействия устройства за АномШие CUtWMf счет уменьшения времени управления трактом коммутации. Устройство содержит блок 1 оперативной памяти, мультиплексор 2, аналого-цифровой преобразователь 3, формирователь 4 импульсов опроса каналов, блок 5 постоянной памяти, регистр 6, формирователь 7 адреса канала, блок формирования 8 заявок на опрос каналов, формирователь 9 управлякяцих сигналов. Значение аналогового сигнала по соответствующему каналу заносится в блок 1 оперативной памяти при генерации заявки на обслуживание. Формирователь 9 управляющих сигналов оценивает загруженность устройства заявками и ставит запрос на обслуживание при наличии заявки. Адрес наиболее приоритетного для обслуживания канала вырабатывает формирователь 7. Выбор канала производится по комбинационному принципу. 3 з.п. ф-лы, 5 iin. s (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (511 4 С 06 F 3/05

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

13,, БЛЪЛк.; l 1-.

ЕпА ти

f)

Ь е

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4081948/24-24 (22) 26.06.86 (46) 29.02.88. Бюл. 1f 8 (7!) Институт технической кибернетики АН БССР (72) В.П.Загорский, И.С.Пугачев и А.Г.Ярусов (53) 681.327.11(088.8) (56) Авторское свидетельство СССР

Ф 824180, кл. С 06 F 3/00, .1978.

Авторское свидетельство СССР

Ф 1164548, кл. С 01 D 9/00, 1982. (54) УСТРОЙСТВО ДЛЯ ВВОДА АНАЛОГОВОЙ

ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматизации исследований для регистрации или ввода в ЭВМ аналоговой информации. Цель изобретения — повышение быстродействия устройства за

lIIemCeb

ВМВНОЯЬ3

„„SU„„1377848 А 1 счет уменьшения времени управления трактом коммутации. Устройство содержит блок 1 оперативной памяти, мультиплексор 2, аналого-цифровой преобразователь 3, формирователь 4 импульсов опроса каналов, блок 5 постоянной памяти, регистр 6, формирователь

7 адреса канала, блок формирования 8 заявок на опрос каналов, формирователь 9 управляющих сигналов. Значение аналогового сигнала по соответствующему каналу заносится в блок 1 оперативной памяти при генерации заявки на обслуживание. Формирователь 9 управляющих сигналов оценивает загруженность устройства заявками и ставит запрос на обслуживание нри наличии заявки. Адрес наиболее приоритетного для обслуживания канала вырабатывает формирователь 7. Выбор канала производится по комбинационному принципу. 3 з.п. ф-лы, 5 ил.

1377848

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматизации исследований как для регист5 рации, так и для непосредственного ввода аналоговой информации в 3ВМ.

Целью изобретения является повышение быстродействия устройства за счет снижения затрат времени на уп- 10 равление трактом коммутации, преобразования и регистрации отсчетов.

На фиг.! показана функциональная схема предложенного устройства; на фиг.2 — конструкция формирователя 15 управляющих сигналов; на фиг.3 — то же, формирователя адреса канала; на фиг.4 — то же, логического узла; на фиг.5 — узла приоритетной блокировки. 20

На фиг ° !-4 обозначены: блок 1 оперативной памяти, мультиплексор 2, аналого-цифровой преобразователь 3, формирователь 4 импульсов опроса каналов, блок 5 постоянной памяти, ре- 25 гистр 6, формирователь 7 адреса канала, блок 8 формирования заявок на опрос каналов, формирователь 9 управляющих сигналов; ключи 10, иерархический узел многоразрядных суммато- 30 ров 11, компаратор 12, регистр 13; элементы И-НЕ 14, логические узлы

15 узел 16 приоритетной блокировки; элементы ИЛИ 17,19 и элементы ИЛИ-НЕ

l8, 20е

Устройство работает следующим образом.

При необходимости начать преобразование и регистрацию отсчетов сигнала по какому-либо каналу с номером 40

k и{1, и ) на шинах F„EF предварительно устанавливается инверсный код частоты дискретизации по данному каналу, а затем подается сигнал g „ =

1(g„ Е, С )запроса на обслуживание. 45

Код частоты fÄ поступает в блок 8 заявок на отсчеты, где устанавливает соответствующий коэффициент деления частоты задающего генератора в дели+ теле по данному каналу. Запрос g„ и

Ф 50 код частоты f поступают в формирователь, где проверяется условие

E f„g = -=„-, (1)

55 где — временные затраты на форми-. рование одного отсчета.

Если неравенство выполняется, что говорит о соответствии предполагаемо-, ro суммарного потока отсчетов по всем каналам пропускной способности устройства, то вырабатывается сигнал

l(g,ÅG) разрешения регистрации отсчетов по каналу . Если подключение нового канала вызовет нарушение условия (1), то этот канал на обслуживание не ставится и его g„ = О.

Формирователь 9 построен по комбинационной схеме, поэтому анализ условия (1) производится практически без задержек.

Заявки на отсчеты, вырабатываемые на выходе k блока 8, непосредственно поступают в блок 1 оперативной памяти, который запоминает выборки сигнала О„(). Одновременно каждая заявка поступает в регистр 6, запоминается и на выходе k формируется разрешающий потенциал. Время хранения каждой заявки в буфере не превышает периода ее поступления, что предотвращает их потерю, т.е. пропуски в опросах каналов. Для обеспечения такой бесперебойной работы очередность регистраций отсчетов по каналам, т.е. очередность обслуживания заявок из регистра 6, определяет формирователь 7 адреса канала, где реализуется динамически изменяемая приоритетная дисциплина обслуживания каналов. В каждый текущий момент приоритеты каналам назначаются в порядке убывания их частот дискретизации и при равенстве частот — в порядке возрастания номеров каналов.

Формирователь 7 построен по комбинационной схеме, поэтому выбор наиболее приоритетного канала производится практически без задержек.

На выходах формирователя 7 формируется позиционный двоичный код наиболее приоритетного в данный момент канала, по которому имеется заявка на отсчет и который поставлен на обслуживание. Этот код поступает в мультиплексор 2, где срабатывает соответствующий ключ и подключает АЦП к соответствующему выходу блока 1.

Значение сигнала преобразуется в цифровой код, который поступает в формирователь 4, где к нему добавляется код адреса канала. Сформированный таким образом код отсчета регистрируется в блоке 5 памяти.

Позиционный код адреса канала поступает в регистр 6, где через завходных каналов..l. Устройство для ввода аналоговой информации, содержащее мультиплексор, аналого-цифровой преобразователь, формирователь импульсов опроса каналов, блок формирования заявок на опрос каналов, регистр, выход мультиплексора соединен с входом аналого-цифрового преобразователя, выходы которого соединены с информационными входами формирователя импульсов опроса, выходы которого являются информационными выходами устройства, выходы блока формирования заявок на опрос каналов соединены с входами установки регистра, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия эа счет уменьшения времени управления трактом коммутации, устройство содержит блок оперативной памяти, формирователь адреса канала и формирователь управляющих сигналов, выходы которого соединены с входами первой группы формирователя адреса канала, выходы которого соединены с адресными входами мультиплексора, адресными входами формирователя импульсов опроса каналов и входами сброса регистра, выходы которого соединены с входами второй группы формирователя адреса канала, входы третьей группы которого объединены с входами первой группы формирователя управляющих сигналов, входами блока формирования заявок на опрос каналов и являются входами синхронизации устройства, входы второй группы формирователя управляющих сигналов являются управляющими входами устройства, выходы блока формирования заявок на опрос каналов соединены с адресньыи входами блока оперативной памяти, входы которого являются информационными входами устройства, а выходы соединены с информационными входами мультиплексора.

2. Устройство по п.1, о т л и— ч а ю щ е е с я .тем, что формирователь управляющих сигналов содержит ключи, узел многоразрядных сумматоров, компаратор и регистр, выходы которого являются выходами формирова" теля, информационные входы ключей

3 1377848

4 держку с величиной сбрасывает со- привязана к моменту генерации заявответствующую заявку. ки на отсчет и не зависит от числа

Реализация формирователя 9 управляющих сигналов показана на фиг.2.

Коды частоты дискретизации сигналов Ф о р м у л а и э о б р е т е н и я клапанируются сигналами запросов (Е = 1,п). При наличии запросов эти коды суммируются по параллельнопоследовательному принципу так, что на выходе последнего сумматора ll формируется код требуемого количества отсчетов, который сравнивается с, -4 константой, пропорциональной а . Если требуемое количество отсчетов 15, -! меньше, то на выходе компаратора

12 вырабатывается сигнал записи запросов в регистр 13, на выходе которого формируются сигналы разрешений на обслуживание. 20

Формирователь 7 адреса канала (фиг.3) построен на базе однотипного логического узла (фиг.4). Логические узлы !5 сгруппированы в и цепочек по m штук, где m — количество разрядов кода частоты дискретизации.

Активизация каждой цепочки выполняется при наличии заявки на отсчет и разрешения на обслуживание данного канала. Это совпадение проверяется 30 элементами И-HE 14. На каждую цепочку подается инверсный код частоты дискретизации так, что старший разряд соединен с первым узлом !5, а младший — с последним. Логические узел 15 поразрядно объединены по

35 всем каналам соответственно, элемент

ИЛИ 17 (фиг.4) должен допускать объединение по выходу. При такой структуре происходит поразрядное сравнение инверсных кодов частоты дискретизации и иэ них выбирается наименьший, в результате чего на выходах соответствующих цепочек логических узлов

15 устанавливается уровень "0". Если несколько каналов имеют одинаковую наибольшую частоту дискретизации, то из них в текущий момент для обслуживания выбирается тот, у которого наименьший номер. Для этого предназначен узел lб приоритетной блокировки

50 (фиг.5).

Таким образом, применение комбинационных схем для определения наиболее приоритетного для обслуживания канала позволяет избежать циклического опроса каналов, что повы,шает быстродействие устройства. Временная метка каждого отсчета жестко

1377848

Фие, 2 являются входами первой группы формирователя, выходы ключей соединены с входами узла многоразрядных сумматоров, выходы которого соединены с входами компаратора, выход которого соединен с управляющим входом регистра, управляющие входы соответствующих ключей объединены с соответствующими информационными входами регист- 1О ра и являются входами второй группы формирователя.

3. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что формирователь адреса канала содержит узел приоритетной блокировки, матрицу логических узлов и элементы И-НЕ, первые и вторые входы которых являются соответственно входами первой и второй групп формирователя, выход элементов И-HE соединен с первыми. входами соответствующего первого логического узла строки матрицы, первый выход каждого логического узла каждой строки матрицы соединен с первым вхо- 25 дом логического узла соответствующей строки матрицы, первые выходы последних логических элементов каждой стро° ° ° е ° е ° ° ° е ки матрицы соединены с соответствующими входами узла приоритетной блокировки, выходы которого являются выходами формирователя, вторые выходы логических узлов каждого столбца матрицы объединены между собой, вторые входы логических узлов матрицы являются входами третьей группы формирователя.

4. Устройство по п.З, о т л и— ч а ю щ е е с я тем, что каждый логический узел строки матрицы содержит два элемента ИЛИ-НЕ и два элемента ИЛИ, выходы которых являются соответственно первым и вторым выходами узла, первые входы элементов

ИЛИ и первого элемента ИЛИ-НЕ объе1 динены и являются первым входом узла, второй вход первого элемента ИЛИ-НЕ объединен с вторым входом второго элемента ИЛИ н является вторым входом узла, выход первого элемента ИЛИНЕ и выход второго элемента ИЛИ соединены соответственно с первым и вторым входами второго элемента ИЛИ-НЕ, выход которого соединен с вторым входом первого элемента ИЛИ.!

377848

1377848

Составитель В.Файзрахманов

Техред М.Дндык Корректор В.Бутяга

Редактор М.Келемеш

Заказ 874/45

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4