Мультиплексор

Мультиплексор

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ICF.-", -""-" " " - <

) l$,Д

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

l10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 4066650/24-21 . (22 ) 11.05.86 (46 ) 29.02.88. Бюл. М 8 (72) С.М.Игнатьев, О.А.Мызгин, В.А.Неклюдов и А.Э.Нестеров (53 ) 621.374(088.8 ) (56) Miyanaga H., Konaka S., Yamamoto Y. and Sakai T. А 0,85 пя IK Bipolar ECL HAM, Extended Abstracts

of the 16 th (1984 International} Соп 1егепсе of Solid State Devices, Kobe, 1984, р. 226, fig. 3.

Miyanaga Н,, Ysmamoto Y., Kabayashi Y. and Sakai T. A 1,5 пв IK

Bipolar RAM Using 11оче1 Circuit Design and SST-2 Technology, — IEEE

Journal of Solid-State Circuits, June 1984, vol SC-19в М 3 ° р 296э

fig. 18.

„„SU„„1 78048 А1 (51)4 Н 03 К 19/086 (54 ) МУЛЬТИПЛЕКСОР (57) Изобретение относится к импульсной технике. Мультиплексор содержит переключатели 1 тока, каждый из которых включает транзисторы 5-7, генераторы 2, 3 тока, дешифратор 4 и информационные входы 8, 9 и адресные входы 10. Генератор 2 тока включает в себя транзисторы 13, 14, 16, 19, резисторы 15, 17, !8, 20, шины 21 и

22 первого и второго опорного напряжения соответственно, выход 23 и шину 24 напряжения питания. Генератор 3 тока включает транзистор ll резистор 12, шину 22 второго опорного напряжения и шину 24 напряжения питания. Мультиплексор надежен в работе за счет обеспечения соответствия выходных логических уровней стандартным для ЭСЛ-схем с полной компенсацией в случае использования стандартных термостабилизиреванных опорных напряжений. 1 ил.

1378048

Изобретение относится к импульсной технике и предназначено для использования в логических устройствах

ЭСЛ-типа.

Целью изобретения является увеличение надежности работы путем обеспечения соответствия выходных логических уровней стандартным для ЭСЛсхем с полной компенсацией в случае использования стандартньж термостабилизированных опорных напряжений.

На чертеже изображена принципиальная электрическая схема мультиплексора. 15

Мультиплексор содержит переключатели тока 1, второй генератор тока

2, первый генератор тока 3 и дешифратор 4, каждый переключатель тока 1 состоит иэ первого, второго и третьего транзисторов 5, 6 и 7 соответственно, эмиттеры первого и второго транзисторов 5 и 6 подключены к коллектору третьего транзистора 7, а коллектор первого транзистора 5 соединен с шиной нулевого потенциала, базы первых и вторых транзисторов 5 и б переключателей тока 1 являются информационными входами 8 и 9 мультиплексора, базы третьих транзисторов 7 через дешифратор соединены с адресными входами 10 мультиплексора, первый генератор тока 3 состоит из седьмого транзистора ll и третьего резистора 12, коллектор транзистора 11 подключен к эмиттерам третьих35 транзисторов 7 переключателей тока

1 коллектор четвертого транзистора

13 и база пятого транзистора 14 через первый резистор 15 соединены с шиной нулевого потенциала, второй генератор тока 2 выполнен на восьмом транзисторе 16 и четвертом резисторе 17, коллектор транзистора 16 подключен к эмиттеру транзистора 13, первый вывод второго резистора 18 45 соединен с шиной нулевого потенциала, а второй — с базой и коллектором шестого транзистора 19, эмиттер которого подключен к базе транзистора 14, коллектор транзистора 14 сое- 50 динен с шиной нулевого потенциала, первый и второй выводы пятого резистора 20 подключены соответственно к базе и эмнттеру транзистора 16, база транзистора 13 подключена к шине 21 SS первого опорного напряжения, а базы транзисторов 11 и 16 подключены к шине 22 второго опорного напряжения, эмиттер транзистора 13 подключен к коллекторам транзисторов 6 переключателей тока 1, а эмиттер транзистора

14 является выходом 23 мультиплексора, эмиттеры транзисторов ll и 16 соответственно через резисторы 12 и 17 соединены с шиной 24 напряжения питания.

Мультиплексор работает следующим образом.

Дешифратор 4 предназначен для выборки мультиплексируемых линий. В соответствии с адресом, установленным на адресных входах 10, на одном иэ выходов дешифратора 4 формируется высокий логический уровень, Коллекторный ток транзистора 11 генератора тока 3 включается в эмиттер транзистора 7 и затем протекает в узел эмиттеров транзисторов 5 и 6 переключателя тока I,соответствующего выбранной линии. Информация на информационные входы 8, 9 мультиплексора поступает в парафазном виде, в выбранном переключателе тока 1 коллекторный ток транзистора 7 протекает в эмиттер того из транзисторов

5 и 6, на базе которого более высокий потенциал. Если более высокий потенциал на базе транзистора 5, ток

I коллектора транзистора 7 протекает в шину нулевого потенциала, а если потенциал выше на базе транзистора

6, этот ток течет в эмиттере транзис. тора 13. Высокий логический уровень на выходе 23 мультиплексора формируется в том случае, когда в эмиттере транзистора 13 протекает только ток коллектора транзистора 16, при этом падение напряжения на резисторе 15 минимально, если в эмиттер транзистора 13 включается ток транзистора

6 выбранного переключателя тока 1, падение напряжения на резисторе 15 максимально и на выходе 23 мультиплексора формируется низкий логический уровень. В соответствии с этим базы транзисторов 5 переключателей тока 1 являются прямыми информационными входами 8, а базы транзисторов 6 являются инверсными информационными входами.

Номинальные сопротивления резистора 12 генератора тока 3, резисторов 15, 17, 18 и 20 формирователя выходных уровней 2 относятся между собой соответственно как 1, 2, 3, 2 и 6.

В стандартных ЭСЛ-устройствах используются два опорных напряжения, 1378048

Первое опорное напряжение, стабили, зированное по температуре и относительно нулевого потенциала, предназначено для идентификации входных логических уровней. Номинальное значение уровня этого опорного напряжения равно полусумме пороговых значений напряжений уровней логического нуля и единицы. Например, пороговые напряжения и уровень первого опорного напряжения соответственно равны

1,465 В,, -1,175 В и -1,32 В.

Второе опорное напряжение предназначено для питания генераторов тока, уровень этого напряжения стабнлиэирован относительно напряжения питания, а его номинальное значение равно напряжению питания минус номинальное значение первого опорного напряжения

"ол2 =оп Ч)п1 °

Принцип формирования выходных логических уровней в стабилизированных 25

ЭСЛ"устройствах выбран таким образом, что первое опорное напряжение и идеальные значения выходных напряжений логического нуля -UO и логической единицы -Ul определенные в условиях пренебрежения базовыми токами транзисторов и зависимостью напряжения на открытых р-и-переходах от тока, связаны уравнениями: ол1

UO- =- U 1.

3 (2) 35 (3) В генераторе тока 3 разность потенциалов между базой транзистора ll 4p и первым выводом резистора 12 складывается из напряжения между базоBblM и эмиттерным выводами транзистора 11, которое слабо зависит от тока эмиттера и напряжения на резисторе, 45 сопротивление которого определяет ток в этой цепи. Транзистор 16 и резистор 17 формирователя выходных уровней 2 выполняют те же функции, что и компоненты 11, 12 генератора 3 — 5p вырабатывают ток. Подключение резистора 20 к базовому и эмиттерному выводам транзистора 16 предназначено для ответвления части тока резистора

17. Таким образом, коллекторные токи транзистора 11 — I ll генератора тока 3 и транзистора 16 — Т „16 формирователя выходных уровней 2 описываются следующими выражениями:

Uon2-Un -U5nl 1

I 11=011 к rl2 (4) 1 Ц>п2-Un-11 16 Ц 161

I 16=с(16 - -"- — "— - — — — — ), (5) r17 r20) где U 11 и U 16 - разности потенцибЭ алов между базовыми и змиттерными выводами транзисторов 11 и 16;

u 11, 816 — коэффициенты передачи эмиттерного тока в схеме

ОБ транзисторов ll и 16, в случае интегрального исполнения устройства эти параметры можно считать одинаковыми для всех транзисторов и обозначить с ;

r)2, r17 и

r20 — сопротивления резисторов

12, 17 и,20 соответственно.

В режиме формирования высокого логического уровня на выходе 2 мультиплексора транзистор 19 закрыт, так как напряжения на резисторе 15, возникающего за счет протекания в нем тока коллектора транзистора 13, состоящего только из тока коллектора транзистора 16 определенного выражением (5), недостаточно (сопротивление резистора 15 меньше сопротивления резистора 17, напряжение на котором, согласно выражениям (5 ) и (1 ) меньше. порогового значения Ut; 19 ). бз

Таким образом, высокий выходной логический уровень формируется в соответствии с формулой

-об,1 4, (6)

I или с учетом выражения (1 ) и отношения сопротивлений резисторов 12, 17 и 20, эквивалентного отношению 2, Зиб, - (®о 1+ U5,1 6 )+ 6 1б,1 6-11б,1 4. (7 )

2 2

Соотношения электрических параметров транзисторов 14 и 16 выбраны та" ким образом, что Бб,16 "-об,14, и формула (7), если пренебречь отклонениями e от единицы, приводится в соответствие с формулой (2 ).

В режиме формирования низкого выходного логического уровня к коллекторному току транзистора 16, протекающего в транзисторе 13, прибавля1378048 ется ток коллектора транзистора 11 генератора тока 3 и сумма этих токов

В распределяется между резистором 15 и эмиттером транзистора 19. С целью обеспечения соотнетствия выходного напряжения выражению (3 1 электри= ческие параметры компонентов выбраны таким образом, что ток, протекающий в цепи, состоящей иэ транзистора 19 и резистора 18, равен удвоенному току коллектора транзистора 16, а ток s резисторе 15 соответственно равен коллекторному току транзистора 11 генератора тока 3 за вычетом коллекторного тока транзистора 16 формирователя выходных уровней 2, .Таким образом, для выходного напряжения низкого логического уровня—

UO можно привести два уравнения:

15 (8) U0= -2r18I,16-ПБ,19-116,14

UO= -г15 (Х „11-Х „16 )-U14 (9 )

При учете выражения (1 ) и выражения для Х„16 (5 ), учете отношения сопротивлений резисторов 17 и 18, равного 3/2, в допущении равенства единице и предположении равенства напряжений U6 14, U<16 и U<,19 формула

30 (8) преобразуется следующим образом:

U0= - - -(- 116 14-1!о 1 )-2116,14 (10)

4 3 и становится тождественной формуле (31. Для достижения такого же тождества для формулы (9 ) необходимо дополнительно допустить равенство напРяжений Я 1 и 116,14 и учесть отношение сопротивления резистора 12 генератора тока 3 и сопротивлений .других резисторов

110= -2(-ИБ 14-Uî,ï „I )-U6,16- Uîï

ХЭ

U =r Х +уТ.lп(— +1), Б, Б 6 « ЭО (12 ) 55 где -r — сопротивление базовой обласБ ти;

-U,16. (11)

Транзисторы )I, 13, 14, 16, 19 работают в нормальном активном режиме, при этом напряжения между их базовыми и эмиттерными выводами on- 50 ределяются суммой падений напряжений на эмиттерных р-п-переходах и.на сопротивлениях базовых ббластей

Х вЂ” ток базы;

qT — термодинамический потенциал делений на величину заряда электрона;

ХЭ, ХЭО- соответственно ток эмиттера и тепловой ток эмиттерного р-п-перехода.

Соответствие принятому равенству напряжений 16, транэисторон 14, 16 и 19 и транзистора 11 генератора тока 3 достигается за счет выполнения соотношений параметров этих компонентов, определенных на основе конкретных вольт-амперных характеристик, обеспечиваемых выбранным технологическим процессом с учетом конкретных режимов работы компонентон. Однако отношение эмиттерных токов транзисторон 16 и 19 можно считать независимой константой, равной !/2, и требование равенства двум отношения величин базовых сопротивлений r16 и

r19 и равенства 1/2 отношения тепловых токов эмиттерных р-и-переходов

ХЭ016/ХЭ019 этих транзисторов очевидно следует иэ принятой формулы для

U (12). Отклонение реальной величийы коэффициента 4 от единицы, наличие тока в базе транзистора 14, которыми пренебрегли при выведении формулы, и изменение U,14 транзистора 14, вызванное различием выходных токов мультиплексора при формировании разных выходных уровней, приводят к отклонению значений уровней логических напряжений на выходе мультиплексора от идеальных, однако при соблюдении определенных требований к параметрам компонентов эти отклонения не будут превьппать заданных в ТУ допусков.

Мультиплексор имеет минимальную задержку в тракте распространения сигналов от информационных входов 8, 9 до выхода 23 благодаря минимальной протяженности этого тракта, который состоит иэ ЭСЛ-переключателя тока на транзисторах 5 н 6, транзистора 13, включенного по схеме ОБ, и эмиттер- ного повторителя на транзисторе 14.

Коллекторный ток транзистора 16 кроме формирования высокого логического уровня на резисторе 15 предназначен для формирования начального падения напряжения на эмиттерном р-ипереходе транзистора 13 что необходимо для уменьшения колебаний напря жения узла коллекторов вторых тран!

378048 формула изобретения

Составитель А.Янов

Редактор О. Спесивых Техред M.Äèäûê Корректор В.Бутяга

Заказ 890/55

Тираж 928 . Подписное

ВНИИПИ Государствейного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 эисторов 6 переключателей тока 1, обладающего большой емкостью, с целью ускорения переходного процесса при смене выходного уровня, 5

Мультиплексор, содержащий переключатели тока, каждый из которых tO содержит первый и второй транзисторы, эмиттеры которых подключены к коллектору третьего транзистора, коллектор первого транзистора соединен с шиной нулевого потенциала, эмиттеры третьих транзисторов переключателей тока через первый генератор тока соединены с шиной напряжения питания, адресные входы мультиплексора подключены к базам третьих транзисторов переключателей тока, коллектор четвертого транзистора подключен к базе пятого транзистора и через первый резистор соединен с коллектором пятого транзистора и шиной нулевого потенциала, эмиттер пятого транзистора подключен к выходу мультиплексора, база четвертого транзистора подключена к шине первого опорного напряжения, а эмиттер через второй источник тока подключен к ши30 не напряжения питания и соединен с коллекторами вторых транзисторов, отличающийся тем, что, с целью увеличения надежности работы путем обеспечения соответствия выходных логических напряжений стандартным требованиям для.термостабилизированных ЭСЛ-устройств в условии использования стандартных опорных напряжений, в него введен шестой транзистор, эмиттер которого подключен к коллектору четвертого транзистора, а коллектор и база через второй резистор соединены с шиной нулевого потенциала, при этом первый и второй генераторы тока выполнены соответственно на седьмом и восьмом транзисторах, эмиттеры которых соответственно через третий и четвертый резисторы соединены с шиной напряжения питания, базы подключены к шине второго опорного напряжения, база вось мого транзистора через пятый резистор соединена с его эмиттером, а номинальные сопротивления первого, второго, третьего, четвертого и пятого резисторов относятся между собой соответственно как 2, 2, 1, 3 и 6, сопротивления базовых областей восьмого и шестого транзисторов относятся соответственно как 2 и 1, а отношение тепловых токов эмиттерных р-ипереходов восьмого и шестого тран- зисторов равно 1/2.