Устройство для приема кодовых комбинаций

Устройство для приема кодовых комбинаций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и обеспечивает повышение достоверности приема. Устр-во содержит формирователь 1 уровня, элемент НЕ 2, элементы И 3, 4, 6, 10, 11, 17, 19, и 20, элементы ИЛИ 5, 9, 13 и 15, . блок 7 задержки, триггер 8 старта, счетчик 12 сканирования, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, триггер 16 цикла, буферный накопитель (БН) 18, коммутатор 21, триггер 22 запроса и триггер 23 сбоя. Элементами кодовой комбинации (КК) являются стартстопные сигкалы . Стартовым сигналам соответствует низкий уровень на выходе формирователя 1 а стрповьм - высокий уровень. Появление стартового сигнала вызывает появление высокого уровня на выходе элемента И 4. При единичных состояниях триггера 8 или триггера 16 счетчик 12 начинает подсчет числа сигналов сканирования. После подсчета восьми импульсов сканирования (для записи в середине информационного сигнала) происходит запись через элемент ИС .КЛЮЧАЮЩЕЕ ИЛИ 14 в БН 18 состояния телеграфной линии со сдвигом в сторону старших разрядов. После правильного приема старта и установления триггера 16 в 1 начинается прием пяти , элементов информационной части КК и стопового сигнала. При преждевременном прекращении поступления стартового сигнала происходит сброс в исходное состояние триггера 8, счетчика 12 и БН 18. 1 ил. SS

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 Н 04 L 17/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4022948/24-09 (22) 13.02.86 (46) 29.02.88. Бюл. Ф 8 (72) М.А.Гафаров (53) 621 ° 394.62(088.8) (56) Усольцев А.Г. и др. Сопряжение дискретных каналов связи с 3ВМ. М.:

Связь, 1983, с. 25, (54) УСТРОЙСТВО ДЛЯ ПРИЕМА КОДОВЫХ

КОМБИНАЦИЙ (57) Изобретение относится к электросвязи и обеспечивает повышение достоверности приема. Устр-во содержит формирователь 1 уровня, элемент НЕ 2, элементы И 3, 4, 6, 10, 11, 17, 19,, и 20, элементы ИЛИ 5, 9, 13 и 15, блок 7 задержки, триггер 8 старта, счетчик 12 сканирования, элемент ИСКЛЮЧАКИЦЕЕ ИЛИ 14, триггер 16 цикла, буферный накопитель (БН) 18, коммутатор 21, триггер 22 запроса и триггер

23 сбоя. Элементами кодовой комбинации (КК) являются стартстопные сигна„„SU„„137S079 А1 лы. Стартовым сигналам соответствует низкий уровень на выходе формирователя 1, а стоповым — высокий уровень.

Появление стартового сигнала вызывает появление высокого уровня на выходе элемента И 4. При единичных состояниях триггера 8 или триггера 16 счетчик

12 начинает подсчет числа сигналов сканирования. После подсчета восьми импульсов сканирования (для записи в середине информационного сигнала) происходит запись через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14 в БН 18 состояния телеграфной линии со сдвигом в сторону старших разрядов. После правильного приема старта и установления триггера 16 в "1" начинается прием пяти, элементов информационной части КК и стопового сигнала. При преждевременном прекращении поступления стартового сигнала происходит сброс в исходное состояние триггера 8, счетчика

12 и БН 18. 1 ил.

1378079—

Изобретение относится к электросвязи и может использоваться для приема кодовых комбинаций стартстопных посылок, передаваемых по телеграфным линиям В узлах обработки информации или узлах коммутации автоматизированных систем управления.

Цель изобретения — повьппение достоверности приема. 10

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит формирователь

1 уровня, элемент НЕ 2, пятый элемент 15

И 3, первый элемент И 4, четвертый элемент ИЛИ 5, восьмой элемент P 6, блок ? задержки, триггер 8 старта, третий элемент ИЛИ 9, второй элемент

И 10, третий элемент И 11, счетчик 12 20 сканирования, второй элемент ИЛИ 13, элемент ИСКЛЮЧМОЩЕЕ ИЛИ 14, первый элемент ИЛИ 15, триггер 16 цикла, седьмой элемент И 17, буферный накопитель 18, четвертый элемент И 19, 25 шестой элемент И 20„ коммутатор 21, триггер 22 запроса и триггер 23 сбоя.

Устройство работает следующим образом.

Через линейный вход устройства на 30 вход формирователя 1 из телеграфной линии поступают стартстопные сигналы (посылки), являющиеся элементами кодовой комбинации. При этом стартовые сигналы на выходе формирователя 1 имеют вид сигнала низкого уровня, а стоповьпл — высокого уровня. Таким образом, при появлении стартового сигнала на телеграфной линии на выходе элемента И 4 появляется сигнал высо- @ кого уровня длительностью равной времени действия сигнала на Входе сканирования устройства (сигнал сканирования, по которому переводится в 1 1 триггер 8 старта).

При единичных состояниях триггера

8 с"а-рта или триггера 16 цикла (это условие формируется на элементе ИЛИ

9) счетчик 12 сканирования начинает подсчет числа сигналов сканирования.

Частота сигналов сканирования выбира- ется из расчета требуемой достоверности приема стартстопных сигналов и должны быть в 16 раз вьппе частоты поступления стартстопных сигналов из телеграфной линии. После того как счетчик 12 сканирования отсчитает 8 импульсов (сигналов сканирования) на первом выходе счетчика 12 появляется сигнал высокого уровня, по которому происходит занесение состояния телеграфной линии со сдвигом в сторону старших разрядов в буферный накопитель 18.

Таким образом в буферный накопитель 18 заносится "1", так как сигна- лы телеграфной линии, поступающие с выхода формирователя 1 на информационный вход буферного накопителя 18, проходят через элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 14, который управляется нулевым выходом триггера 16 цикла и в данный момент находится в исходном состоянии. Данная "1" в буферном накопителе 18 необходима для управления накоплением приема кодовой комбинации в буферном накопителе 18. Сигналом, которым производится занесение первой "1" в буферный накопитель 18, производится так же установка в единичное.состояние триггера 16 цикла через элемент И 11. Если в процессе приема стар -.Ового сигнала, когда триггер 8 старта находится в единичном состоянии, а триггер 16 цикла находится в нулевом состоянии, изменится состояние выхода формирователя 1 с низкого уровня на высокий, т.е. произойдет преждевременное прекращение поступления стартового сигнала, то через элементы И 3 и ИЛИ 5 произойдет сброс в исходное состояние триггера 8 старта, через элементы И 6 и

ИЛИ 13 сброс в исходное состояние счетчика 12 сканирования, а через элемент ИЛИ 15 сброс в исходное состояние буферного накопителя 18. После этого поиск стартового сигнала возобновляется сначала, как было описано.

В случае правильного приема старта и установления триггера 16 цикла в единичное состояние начинается прием информационной части кодовой комбинации. Для того, чтобы записать в буферный накопитель 18 достоверные значения информационных посылок необходимо записать именно значения середин. каждого информационного сигнала. Для этого первоначально определяется середина стартового сигнала путем отсчета 8 импульсов сканирования, а в дальнейшем от этой точки отсчитывается 16 импульсов сканирования. После отсчета счетчиком 12 шестнадцати импульсов сканирования на первом выходе счетчика 12 вновь появляется сигнал

ВЫСОКОГО УРОВНЯ, ПО КОТОРОМУ ПРОИСХО1378079 дит занесение в буферный накопитель18 со сдвигом значения очередного информационного сигнала. По занесении в буферный накопитель 18 всех пяти информационных-элементов счетчик 12 еще раз отсчитывает 16 импульсов сканирования, и в буферный накопитель 18 записывается "1", т.е. значение выхода формирователя 1 в момент приема стопового сигнала. В этот момент "1", записанная перед приемом информационныхэлементов в буферном накопителе 18 в момент приема стартового сигнала, оказывается в 7-м разряде буферного .накопителя 18 и обеспечивает сброс в исходное состояние триггера 8 старта через элемент ИЛИ 5.

После занесения в буферный накопитель 18 значения выхода формирователя 1 в момент приема столового сигнала счетчик сканирования 12 отсчитывает еще 7 импульсов сканирования и на всех выходах счетчика 12 находятся сигналы Высокого уровня, Нали чие сигналов высокого уровня на всех выходах фиксируется элементом И 17, на выходе которого также появляется сигнал высокого уровня, по которому при наличии сигнала высокого уровня на первом выходе буферного накопителя

18. через элемент И 19 взводится в "1" триггер 22 запроса. Сигналом высокого уровня с выхода элемента И 19 устанавливается также в исходное состояние триггер 1б цикла, и осуществляет- 35 ся анализ сигнала низкого уровня на выходе формирователя 1, тогда как в момент стопового сигнала на выходе формирователя должен быть сигнал высокого уровня. При наличии в описанный момент на выходе формирователя 1 сигнала низкого уровня возводится в

"1" триггер 23 сбоя через элемент

И 20. При отработке запроса, поступающего в ЭВМ от триггера 22, ЭВМ обра- 45 щается к устройству с командой чтения (управляющий вход устройства), по которой в ЭВМ выдаются данные (байт данных), состоящие из бита старта в седьмом разряде, пяти информационных 50 разрядов (битов) и бита стопа в 0-ом разряде. При обнаружении сбоя во время приема кодовой комбинации сбой выдается в ЭВМ в составе информационного байта на месте восьмого разряда. 55

Формула изобретения

Устройство для приема кодовых комбинаций, содержащее формирователь уровня, элемент HE первый элемент И, первый вход которого объединен с первым входом второго элемента И и является первым управляющим входом устройства для приема кодовых комбинаций, третий элемент И, первый вход которого объединен с первым входом буферного накопителя и соединен с первым выходом счетчика сканирования, первый вход которого соединен с выходом второго элемента И, выход третьего элемента И соединен с S-входом триггера цикла, R-вход которого объединен с S-входом триггера запроса и соединен с выходом четвертого элемента И, первый вход которого соединен с первым выходом буферного накопителя, второй вход которого соединен с выходом первого элемента ИЛИ, первый вход которого объединен с R-входом триггера запроса и соединен с выходом блока задержки, вход которого является вторым управляющим входом устройства для приема кодовых комбинаций, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности приема, введены пятый, шестой, седьмой и восьмой элементы И, второй, третий и четвертый элементы ИЛИ, триггер старта, триггер сбоя, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ и коммутатор, причем выход .формирователя уровня соединен с первыми входами пятого элемента И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а также через элемент НЕ с вторым входом первого элемента И и первым входом mecтого элемента И, второй вход которого объединен с первым входом второго элемента ИЛИ и соединен с выходом четвертого элемента. И, второй вход которого соединен с выходом седьмого элемента И, четыре входа которого соединены с соответствующими выходами счетчика сканирования, второй вход которого соединен с выходом второго элемента ИЛИ, второй вход которого объединен с вторым входом первого элемента ИЛИ и соединен с выходом восьмого элемента И, первый вход которого объединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и соединен с первым выходом триггера цикла, второй выход которого соединен с первым входом трегьего элемента ИЛИ, второй вход которого и второй вход третьего элемента И соединены с выходом триггера старта, S-вход которого соединен с выходом первого элемента И, а

1378079

Составитель Н.Лазарева

Техред Л.Олийнык

Корректор В.Бутяга

Редактор Т. Парфенова

Тираж 660

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 893/57

Подписное

Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4.

К-вход — с выходом четвертого элемента ИЛИ, первый вход которого соединен с первым выходом буферного накопителя, второй выход которого соединен с первым входом коммутатора, второй и третий входы которого соединены соответственно с выходом триггера сбоя и входом блоха задержки, выход третьего элемента ИЛИ соединен с вторым 1ð входом второго элемента И, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с третьим входом буФерного накопителя, R-вход и S-вход триггера сбоя соединены соответственно с выходом блока задержки и выходом шестого элемента

И, второй вход пятого элемента И объединен с первым входом первого элемента И, выход пятого элемента И соединен с вторыми входами четвертого элемента ИЛИ и восьмого элемента

И, выходы коммутатора и триггера запроса являются выходами устройства для приема кодовых комбинаций.