Устройство для задания скорости в системах числового программного управления

Устройство для задания скорости в системах числового программного управления

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в составе управляющих устройств станков с ЧПУ, скоростных координатографов и в аппаратуре ускоренного преобразования и контроля управляющих программ. Цель изобретения - повыщение быстродействия, расщирение области применения. Устройство задания скорости в системах ЧПУ содержит последовательно соединенные регистр ускорения 1, умножитель 2, сумматор-накопитель 3, умножитель 4, блок элементов И 5, сумматор-накопитель 7, блок сравнения кодов 8, а также регистр скорости 9, блоки элементов И 6 и 10, таймер 11 и блок управления 12. Устройство позволяет изменять скорость по линейному, экспоненциальному и квадратичному законам путем изменения щага интерполяции и ускорения, отнесенных к постоянному временному интервалу, задаваемому от таймера. Величина щага может изменяться в щироких пределах. Возможно также изменение частоты дискретизации (или времени цикла) в щироких пределах. Устройство обеспечивает большой диапазон регулирования скорости подачи, высокое быстродействие по выходному параметру при относительно низких требованиях к быстродействию элементов устройства. 1 з. п. ф-лы, 3 ил. с S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

15О 4 б 05 В 19/!8

ВСРГ(1т тт Ю Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4115630/24-24 (22) О! .06.86 (46) 15.03.88. Бюл. № 10 (71) Харьковский политехнический институт им. В. И. Ленина (72) О. Г. Простаков, Ю. А. Раисов, А. Г. Середкин, В. Н. Спасский, А. Н. Сухер и В. С. Тройников (53) 621.503.55 (088.8) (56) Авторское свидетельство СССР № 1149221, кл. G 05 В 19/18, 1983.

Авторское свидетельство СССР № 1269099, кл. G 05 В 19/18, 1985. (54) УСТРОЙСТВО ДЛЯ ЗАДА НИЯ СКОРОСТИ В СИСТЕМАХ ЧИСЛОВОГО ПРОГРАММНОГО УПРАВЛЕНИЯ (57) Изобретение может быть использовано в составе управляющих устройств станков с ЧПУ, скоростных координатографов и в аппаратуре ускоренного преобразования и контроля управляющих программ. Цель изобретения — повышение быстродействия, рас„„Я0„„1381430 А1 ширение области применения. Устройство задания скорости в системах ЧПУ содержит последовательно соединенные регистр ускорения 1, умножитель 2, сумматор-накопитель 3, умножитель 4, блок элементов И 5, сумматор-накопитель 7, блок сравнения кодов 8, а также регистр скорости 9, блоки элементов И 6 и 10, таймер 11 и блок управления 12. Устройство позволяет изменять скорость по линейному, экспоненциальному и квадратичному законам путем изменения шага интерполяции и ускорения, отнесенных к постоянному временному интервалу, задаваемому от таймера. Величина шага может изменяться в широких пределах. Возможно также изменение частоты дискретизации (или времени цикла) в широких пределах.

Устройство обеспечивает большой диапазон регулирования скорости подачи, высокое быстродействие по выходному параметру при относительно низких требованиях к быстродействию элементов устройства. 1 з. п. ф-лы, 3 ил.

1381430 а= —

VK — lk

Изобретение относится к программному управлению станками, в частности к системам числового программного управления (ЧПУ).

Цель изобретения — расширение области применения устройства и повышение быстродействия.

На фиг. 1 приведена схема предлагаемого устройства; на фиг. 2 и 3 — схемы таймера и блока управления.

Устройство содержит регистр 1 ускорения, первый умножитель 2, первый сумматор-накопитель 3, второй умножитель 4, первый 5 и второй 6 блоки элементов И, второй сумматор-накопитель 7, блок 8 сравнения кодов, регистр 9 скорости, третий блок

10 элементов И, таймер 11 и блок 12 управления. Линиями 13 и 14 таймер 11 связан с блоком 12 управления, линиями 15 — 20 блок

12 управления соединен с вторыми входами блоков 2, 3, 4, 7, 5, и 6, соответственно.

По линии 14 таймер 11 связан также с вторым входом третьего блока элементов И 10, Линией 21 блок сравнения кодов соединен с первым входом блока 12 управления.

Таймер 11 содержит генератор 22 импульсов, делитель 23 частоты, блок 24 элементов И и регистр 25 временного инвервала т. Схема таймера построена по принципу делителя с переменным коэффициентом деления.

Блок 12 управления содержит делитель

26, RS-триггер 27, элемент И 28 на три входа, RS-триггеры 29 — 32, элемент ИЛИ 33, счетчик 34 импульсов и дешифратор 35, S-входы триггеров 29 — 32 соединены с блоком программы (не показан) и служат для установки закона изменения скорости и режима работы устройства.

Такое построение устройства позволяет изменить шаг интерполяции по выбранному закону от некоторого начального значения H„до конечного Н» через равные интервалы времени т. Таким образом, в отличие от известных устройств, где шаг интерполяции принят постоянным, а изменяется частота выдачи шагов, в данном устройстве изменение скорости осуществляется за счет изменения шага интерполяции при неизменной частоте выдачи шагов.

Устройство работает в трех режимах: постоянной скорости, разгона и торможения.

Разгон и торможение могут осуществляться по линейному, квадратичному или экспоненциальному законам.

При изменении скорости вычисление очередных значений скорости и ускорения производится с интервалом т, задаваемым от таймера по следующим соотношениям: — при экспоненциальном законе

H(t,) = H(t; i) +-à (t;) т;

a(t,)=a(t, i) — ата(1; i); — при квадратичном законе

H(t,) = H(t; i) +-та (t;); а(t,)=а(t; i) — Са;

50 — при линейном законе

H(t,)=H(t, ) ат, a=const, где H(t;), H(t;- ) — значения шага интерполяции в текущем и предыдущем циклах соответственно;

a(t,), a(t, j) — значения ускорения; а — величина, обратная постоянной времени разгона-торможения при экспоненциальном законе

Са — константа изменения ускорения при квадратичй ном законе Са = — — — —; (3 0

2(y,— V.) а. — величина начального ускорения;

V», V- — конечное и начальное значения скорости подачи соответственно.

Устройство работает следующим образом.

В режим постоянной скорости триггеры

29 — 32 блока 12 управления сброшены, элемент И 28 закрыт, счетчик 34 импульсов не работает. В сумматоре-накопителе 7 сохраняется величина шага, достигнутого в конце последнего по порядку процесса изменения скорости. Эта величина с каждым импульсом таймера по выходу 14 считывается через элементы И блока 10 и передается на выход устройства. По этому же выходу устанавливается триггер 27 блока 12, но элемент И 28 остается закрытым по третьему входу, соединенному с выходом элемента

ИЛИ 33. Таким образом, шаг интерполяции остается постоянным и передается на выход устройства в каждом цикле, определяемом уставкой таймера.

При изменении скорости по экспоненциальному закону триггеры 29 и 30 блока 12 управления сброшены. В зависимости от режима — разгон или торможение — устанавливается триггер 32 или 31. От блока программы в регистр 1 ускорения вводится величина начального ускорения ао, в регистр умножителя 2 — величина ат, в регистр сумматора-накопителя 3 — величина а., в регистр умножителя 4 — величина т, в регистр 9 скорости — величина шага Н», соответствующая конечному значению скорости V» после разгона или торможения.

Цикл определения очередного значения шага Н(1;) начинается с момента появления сигнала таймера 11 на линии 14. Этот сигнал устанавливает триггер 27 блока 12, элемент И 28 открывается по второму входу (по третьему входу он открыт сигналом с выхода элемента ИЛИ 33) и через него начинают поступать импульсы с выхода делителя 26 (делитель 26 служит для согласования быстродействия элементов блока уп1381430

Формула изобретения

55 равления с частотой генератора 22). Эти импульсы поступают на счетчик 34 импульсов, имеющий коэффициент пересчета 4, Счетчик 34 импульсов соединен с дешифратором 35, выходы которого управляют операциями в блоках 1 — 4 и 7. С приходом первого импульса на счетчик 34 сигнал с выхода 15 по второму входу умножителя 2 разрешает выполнить операцию умножения величины а. на величину ат. Полученное значение а.ат сохраняется в регистре умножителя 2. С приходом второго импульса на счетчик 34 импульсов сигнал с выхода 16 разрешает по второму входу выполнение операции a(ti)=ac — аоат в сумматоре-накопителе 3, т. е. из содержимого блока 3 вычитается содержимое блока 2. С приходом третьего импульса на счетчик 34 сигнал с выхода 17 по второму входу умножителя 4 разрешает выполнение операции a(t,)т, т. е. содержимое блока 3 умножается на множитель т. По этому сигналу содержимое блока 3 переписывается в регистр l. С приходом четвертого импульса в зависимости от режима — разгон или торможение — прямой (при разгоне) или дополнительный (при торможении) код содержимого выходного регистра умножителя 4 через блок 6 (при разгоне) или 5 (при торможении) по сигналу на линии 18 складывается с содержимым сумматора-накопителя 7, где устанавливается новое значение шага интерполяции H(t,), соответствующее текущему циклу.

С приходом четвертого импульса появляется сигнал переполнения на выходе +Р счетчика 34. Этот сигнал сбрасывает триггер 27 и закрывает элемент И 28 до появления очередного импульса с выхода 14 таймера. В следующем цикле в блоке 2 определяется значение а(1 )ат, в блоке 3 — a(t>)=-a(ti)— — à(tz)ат (это значение устанавливается в регистре 1), в блоке 4 — а(t>, в блоке 7—

Н(!г) = H(ti) +a(tq) т и т. д. Полученное значение H(t,) сравнивается в блоке 8 со значением Н», подаваемым из регистра 9,скорости.

В момент равенства содержимого блоков 7 и 9 блок 8 вырабатывает сигнал, который по линии 21 поступает íà R-входы триггеров

3l и 32 блока 12. Триггеры сбрасываются, закрывается через элемент ИЛИ 33 элемент

И 28, изменение ускорения и скорости прекращается. Дальнейшая работа устройства происходит с неизмененным шагом Н, зафиксированным в регистре блока 7.

В режиме квадратичного изменения скорости устанавливается триггер 29 блока 12 управления, в качестве множителя в блок 2 вводится константа Са, остальные уставки— как в предыдущем случае. Триггер 29 вводит

«1» в разряд D счетчика 34 импульсов, поэтому коэффициент пересчета его становится равным 3, а первый выходной сигнал возникает на линии 16. Вследствие этого операция умножения в блоке 2 не выполняется, а содержимое этого блока (С вЂ” в данном

40 случае) передается в сумматор-накопитель 3, где по сигналу на линии 16 вычитается из его содержимого, образуя значение a(t,=

=a(t, i) — Са. Эта величина переписывается в регистр 1 по сигналу линии 7 и умножается на величину т в умножителе 4. Остальные операции остаются такими же, как и при экс поненциальном изменении скорости.

В режиме линейного изменения скорости устанавливается триггер 30 блока 12 управления, в разряд Di счетчика 34 вводится единица, поэтому первый сигнал с дешифратора 35 появляется на линии 17, а коэффициент пересчета счетчика 34 им пул ьсов становится равным 2. Операции умножения в блоке 2 и суммирования в блоке 3 не выполняются. Выполняются лишь две операции: умножение содержимого блока 3 (в данном случае величины а, — ускорения) на множитель т (блок 4) и вычисление очередного значения H(t;)=H(t, i) -а.т (блок 7).

Прекращение изменения скорости — как и в предыдущих режимах.

В предлагаемом устройстве возможен широкий диапазон регулирования скорости подачи путем задания шага Н от долей дискрета до сотен и тысяч дискретов. Для реализации устройства не требуется высокого быстродействия элементов. Изменяя уставку таймера, можно обеспечить требуемую частоту дискретизации в системе ЧПУ в большом диапазоне (от десятков до тысяч герц), Верхняя частота дискретизации определяется быстродействием умножителей 2 и 4 и сумматоров-накопителей 3 и 7. II àæå при диапазоне регулирования скорости подачи D,,=

=30000 (15 двоичных разрядов для регистра скорости) и использовании ТТЛ-схем в пределах 100 мкс можно вьшолнить все операции по определению нового значения Н.

Это значит, что в устройстве можно получить частоту дискретизации до 10 кГц. Если при этом из 15 разрядов для шага Н пять выделены для дробной части и 10 для целой, то эквивалентная выходная частота устройства составляет 10 мГц, что даже при дискреTHocTH системы ЧПУ 0,1 мкм обеспечивает скорость подачи 60 м/чин.

1. Устройство для задания скорости в системах числового программного управления, содержащее регистр скорости, выходы которого подключены к первым входам блока сравнения кодов, первый блок элементов И, регистр ускорения и блок управления, отличающееся тем, что, с целью повышения быстродействия и расширения области применения, в него введены первый и второй умножители, первый и второй сумматоры-накопители, таймер, второй и третий блоки элементов И, выходы которых соединены соответственно с первым и вторым входами первого сумматора-накопителя, выходы

1381430

Составитель И. Швеи

Редактор г1. Пчолинская Техред И Верес Корректор И. Эрдейи

Заказ 841, 41 Тираж 866 Подписное

ВНИИПИ Государственного комитета СССP по делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие. г. Ужгород, ул. Проектная, 4 которого подключены к вторым входам блока сравнения кодов и первым входам первого блока элементов И, выходы которого являются выходами устройства, а второй вход подключен к первому выходу таймера и первому входу блока управления, второй вход которого соединен с вторым выходом таймера, первый выход — с первым входом первого умножителя, второй выход— с первым входом второго сумматора-накопителя, третий выход блока управления подключен к первому входу регистра ускорения и к первому входу второго умножителя, четвертый выход — к второму входу первого сумматора-накопителя, пятый и шестой выходы — к первым входам второго и третьего блоков элементов И соответственно, соединенных вторыми входами с выходами второго умножителя, выход блока сравнения кодов подключен к третьему входу блока управления, выход регистра ускорения подключен к второму входу первого умножителя, выход которого соединен с вторым входом второго сумматора-накопителя, выход которого соединен с вторым входом второго умножителя и вторым входом регистра ускорения.

2. Устройство по и. 1, отличающееся тем т что блок управления содержит последовательно соединенные делитель, элемент И, двухразрядный счетчик импульсов и дешифратор, а также пять RS-триггеров и элемент

ИЛИ, причем выход первого триггера соеди10 нен с вторым входом элемента И, выход второго триггера соединен с входом записи первого разряда счетчика, выход третьего триггера соединен с входом записи второго разряда счетчика, выходы четвертого и пятого триггеров соединены с входами элемента

15 ИЛИ, выход которого соединен с третьим входом элемента И, выход переполнения счетчика соединен с входом разрешения записи счетчика и R-входом первого триггера, входы остальных триггеров и делителя являются входами блока, выходы четвертого и пятого триггеров, а также дешифратора являются выходами блока.