Одноразрядный сумматор на моп-транзисторах

Одноразрядный сумматор на моп-транзисторах

Иллюстрации

Показать все

Реферат

 

Изобретениеотносится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения - упрощение устройства. Одноразрядньш сумматрр содержит два элемента РАВНОЗНАЧНОСТЬ 1, 2, нагрузочные МОП-транзисторы 3, 4, функциональные МОП-транзисторы п-типа 5-12, входы 13, 14,. 15 разрядов соответственно первого, второго операндов и переноса, выходы 16, 17 соответственно переноса и суммы. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1490 А1 (19) (11) (5!) 4 G 06 F 7/50 вскщ);;;, 13 „",,.",",ц

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А STOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2 1) 4104906/24-24 (22) 14.08.86 (46) 15.03.88. Бюл. У 10 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.И.Варшавский, В ° Б.Мараховский, В.И.Тимохин и Б.С.Цирлин (53) 681.325.5 (088.8) (56) Заявка Франции Р 2528596, кл. G 06 F 7/50, опублик. 1983.

Авторское свидетельство СССР

Ф 1325465, кл. G 06 F 7/50, 03.03,86. (54) ОДНОРАЗРЯДНЫЙ СУММАТОР НА МОПТРАНЗИСТОРАХ (») Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения — упрощение устройства. Одноразрядный сумматрр содержит два элемента РАВНОЗНАЧНОСТЬ 1, 2, нагрузочные МОП-транзисторы 3, 4, функциональные МОП-транзисторы п-типа 5-12, входы 13, 14,. 15 разрядов соответственно первого, второго операндов и переноса, выходы 16, 17 соответственно переноса и суммы. 1 ил.

1381490

S, = С + x + у

50

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ.

Цель изобретения — упрощение сум5 матора.

На чертеже изображена функциональная схема одноразрядного сумматора на МОП-транзисторах.

Одноразрядный сумматор на MOII- 10 транзисторах содержит два элемента

РАВНОЗНАЧНОСТЬ 1 и 2, нагрузочные

МОП-транзисторы 3 и 4, функциональные МОП-транзисторы и-типа 5-12, входы 13-15 разрядов соответственно первого, второго операндов и переноса, выходы 16 и 17 соответственно переноса и суммы.

Одноразрядный сумматор на МОПтранзисторах работает следующим образом.

На затворе транзистора 5 единичное значение появляется только тогда, когда на обоих входах слагаемых имеются либо нулевые, либо единичные 25 значения (х; = у, = О или х, = у; — 1). При этом транзистор 5 открыт и единичное значение на выходе суммы (S, = 1) возможно только, если на входе переноса также имеется единичное значение (С;,= 1). Если на затворе транзистора 5 имеется нулевое значение и он закрыт, что возможно при нулевом значении на одном из входов слагаемых и одиночных значений на другом (х, = О, y; = 1 или х = 1, у, = О), то единичное значение на выходе суммы (S; = 1) возможно, если закрыт и транзистор 6, т.е. при нулевом значении на входе переноса (С;,= 4

= О). Таким образом, на выходе суммы реализуется логическая функция

При нулевом значении на входах слагаемых (х; = у; = О) на затворе транзистора 8, как и на затворе транзистора 5, имеется единичное значение, открывающее транзистор, и на выходе переноса — нулевое значение (С; = О). Если на входе одного из слагаемых имеется единичное значение,, а на входе другого — нулевое значение(х;=О,у = 1илих;=1, у; = О), то на затворе транзистора 8 будет нулевое значение, закрывающее этот транзистор. Если при этом на выходе суммы имеется нулевое значение (S; = О), что возможно только при единичном значении на входе переноса (С;, = 1), то закрыт и транзистор 9 и на выходе переноса — единичное значение (С; = 1). Если на выходе суммы имеется единичное значение (S; = 1), что возможно только при нулевом значении на входе переноса (С;, = О), то транзистор 9 открыт.

Кроме того, открыт и транзистор

10, на затворе которого имеется единичное значение, вследствие того, что транзистор 7 закрыт нулевым значением, поступающим с выхода элемента РАВНОЗНАЧНОСТЬ 1, В результате на выходе переноса будет нулевое значение (С; = О) ° При единичном значении на входах обоих слагаемых (х, у = 1) на затворе транзисторов

8 и 5 имеется единичное значение.

Транзистор 5 будет открыт, но из-за того, что такое же значение и на стоке этого транзистора, это вызывает уменьшения значения на выходе переноса. Теперь при нулевом значении на выходе суммы, что возможно только при нулевом значении на входе переноса (С;,= О), транзистор 9 закрыт и на выходе переноса будет единичное значение (С, = 1). При единичном значении на выходе суммы (S; = 1), что возможно только при единичном значении на входе переноса (С,, = 1), транзистор 9 открыт, но закрыт транзистор 10, на затворе которого — нулевое значение, вследствие того, что транзистор 7 открыт единичным значением, поступающим с выхода элемента РАВНОЗНАЧНОСТЬ 1.

Ятак, на выходе переноса (С;) реализуется логическая функция

С;=С(х+у)Чх;у

Форм ла из обретения

Одноразрядный сумматор на MOIIтранзисторах, содержащий первый и второй элементы РАВНОЗНАЧНОСТЬ, два нагрузочных МОП-транзистора и четыре функциональных МОП-транзистора п-типа, причем входы первого и второго операндов сумматора соединены соответственно с первым и вторым входами первого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с затвором первого функционального МОП-транзистора и первым входом второго элемен-

1381490

Составитель М.Есенина

ТехРед М.Дидык

Корректор М.Демчик

Редактор А.Ревин

Заказ 1184/44 Тирах 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 та РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом суммы сумматора, второй вход второго элемента РАВНОЗНАЧНОСТЬ соединен с входом переноса сумматора, исток второго функционального МОП-транзистора через первый нагрузочный МОП-транзистор соединен с шиной питания сумматора, исток третьего функционального МОП-транзистора соединен с выходом переноса сумматора и через второй нагрузочный MOIIтранзистор — с шиной питания сумматора, сток четвертого функционального

МОП-транзистора соединен с шиной нулевого потенциала сумматора, о т— л и ч а ю щ и fi с я тем, что, с целью упрощения сумматора, вход первого операнда сумматора соединен со стоком первого функционального МОПтранзистора, исток которого соединен с истоком третьего функционального

MOII-транзистора, сток которого соединен с истоком четвертого функционального МОП-транзистора, затвор которого соединен с истоком второго функционального МОП-транзистора, сток которого соединен с шиной нулевого потенциала сумматора, выходь. первого и второго элементов РАВНОЗНАЧНОСТЬ соединены с затворами соответственно второго и третьего функциональных

МОП-транзисторов.