Устройство для цифровой фильтрации

Устройство для цифровой фильтрации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сейсмических, гидроакустических и других сигналов. Цель изобретения - упрощение устройства. Устройство содержит операционный блок, блок памяти, блок адресации, генератор тактовых импульсов; операционный блок содержит регистр исходных данных , мультиплексор, выходной регистр, регистр результатов, накапливающий умножитель, сумматор, узел постоянной памяти, регистр данных, элемент НЕ, блок адресации содержит счетчик длины импульсной характеристики, дешифратор , узел памяти, мультиплексор, элемент ИЛИ, ключ, регистры, элементы НЕ, счетчик фильтров, сдвигатель, счетчики октав, счетчики, приоритетный шифратор, сумматор. Устройство выполняет активную фильтрацию входных сигналов, поступающих от М источников . 4 ил. S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3974286/24-24 (22) 10.11.85 (46) 15,03.88. Бюл. N9 10 (71) Киевский политехнический институт HM. 50-летия Великой Октябрьской социалистической революции (72) 10.С.Каневский, Н.Е,Куц, Л.М.Логинова, А.Л.Третьяк и О.А.Федотов (53) 681.32 (088.8) (56) Авторское свидетельство СССР

Np 516043, кл. G 06 F 15/36, 1974.

Авторское свидетельство СССР

У 1333196, кл. С 06 F 15/353, 1985 ° (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сейсмических, гидроакустичесЬц 4 0 06 F 15/353 H 03 Н 17/06 ких и других сигналов. Цель изобретения — упрощение устройства. Устройство содержит операционный блок, блок памяти, блок адресации, генератор тактовых импульсов; операционный блок содержит регистр исходных данных, мультиплексор, выходной регистр, регистр результатов, накапливающий умножитель, сумматор, узел постоянной памяти, регистр данных, элемент

НЕ, блок адресации содержит счетчик длины импульсной характеристики, дешифратор, уэел памяти, мультиплексор, элемент ИЛИ, ключ, регистры, элементы НЕ, счетчик фильтров, сдвигатель, счетчики октав, счетчики, приоритетный шифратор, сумматор. Устройство выполняет активную фильтрацию входных сигналов, поступающих от М источников. 4 ил.

1381541

Изобретение относится к вычислитепьной технике и может быть использовано в системах пифровой обработки сейсмических, гидроакустических и других сигналов.

Цель изобретения — упрощение устройства зя счет упрощения блока фор20 мирования адресов записи.

На фиг.1 представлена блок-схема устройства для цифровой фильтрации; на фиг.2 — матрица элементарных фильтров (ЭФ); ня фиг.3 — импульсная характеристика фильтря; на фиг,4 формат адреса блока 2 памяти. !5

Устройство цифраво»» фильтрации содержит операционный блок 1, блок 2 памяти, блок 3 адресации, генератор тактовых импульсов 4. Операционный блок 1 включает регистр 5 исходных данных, мультиплексор б, выходной регистр 7, выход 8 результатов, накапливающий умножитель 9, сумматор

10, узел 11 постоянной памяти (коэффициентов), вход 12, регистр 13 25 данных, вход 14, управляющий вход 15, элемент НЕ 16, управляющий вход 17, управляющий нход 18„ адресные выходы 19 и 20 блока 3 адресации. Блок 3 ядресяц«»и содержит с-:етчик 21 длины 30 импульсной характеристики, вход 22, дешифратор 23., узел 2 постоянной памяти с выходом 25 блока 3. управляюшие выходы 26 и 27, мультиплексор 28,. элемент ИЛИ 29, к",ют 30, упрявляющ«»»:: выход 31, регистр 32, элемент НЕ 33, управляющий выход 34, ре гистр 35, счетчик 36 фильтров, регистр 37, ядресньп» ныхад 38, -, »å.»å«»ò НЕ 39, слн«вЂ” гятель 40, регистр 41, счетчики 42 40 и 43 октав, счетч <ки 4 и 45, регистр 46, приоритетный тттифрятор 47 и сумматор 48.

Устройс.тво выпал«тяет октявную фильтрацию входных сигналов, поступающих ат М источников. Это обеспечи вяется последовательной реализацией матрицы элементарных фильтров (т»ЭФ) размерам К М, которая приведена на фиг.2. При каскадном включении ЭФ в каждой октаве осуществляется прореживяние данных вдвое, т.е. каждый из ЭФ формирует выходной отсчет только по получении двух входных отсчетов. Поэтому ЭФ каждой последующей октавы обрабатывается вдвое реже фильтров предыдущей октавы, Это позволяет использовать адин операц»»анный блок для реализации всей г"»ЭФ.

Реализация любого ЭФ сводится к выгта.тнению операции ациклической свертки по формуле у

U где Н„ — коэффициенты импульсной характеристики;

Х „ — отсчет входного сигнала;

Y „ — выходной результат.

Для иллюстрации работы устройства на фиг.3 приведена импульсная характеристика, общее число N коэффициентов которой равно 17, причем нсе коэффициенты с четными номерами, кроме центрального (h»»1, равны нулю, B обшее число ненулевых коэ<Ы»«»циентов равно (N-1) /2 + 1, т. е. 9. В силу симметрии импульсной характеристики относительно аси ординат число различных нулевых коэффициентов равно 5 (4 боковых и 1 центральный). Симметричность импульсной характеристики позволяет сократить число умножений, если входные отсчеты, которые должны быть умножены на симметричные коэфф«»ц»»ент«т,. предварительно просуммировать и затем умножить на соответствующий коэффициент. Из формулы (1) следует, чта перед вычислением очереднога результата ЭФ последовательность входных отсчетов сдвигается относительно послецонятельности коэффициентов импульсной характеристики ня две позиции. В предлагаемом устройстве .этот сдвиг осуществляется формированием на каждом шаге вычислений определенной последовательности адресов считывания. Эта пас.педовате Ih«»ocTb зависит от количества вхождений н данную октаву (в данный ЭФ) и не занисит от номера обрабатываемой октавы. Пришедший последний па времени отсчет суммируется с самым

cTBp«»M oT e, T.E, отсчетом, которьп» на следующем шаге вычислений испаттьзовяться не будет, далее суммируются отсчет, предшествовавший посгтеднему по времени, и отсчет, пришедший после самого старого, и т.д. Все эти операции выполняются только над нечетным отсчетом,за исключением отсчета, который должен быть умножен на центральный коэффициент. Поскольку в данном случае (фиг.3) импульсная характеристика годержт»т 8 ненулен«»х нечетных ко1381541

В данном случае счетчик 21 длины импульсной характеристики имеет коN-1 эффициент пересчета Г1 = — — + 4 = 12

2 эффициентов, то существует 8 вариантов таких последовательностей.

Пусть Lt — интервал времени между двумя соседними отсчетами, поступающими на вход устройства. Тогда

2Mbt = ЬТ вЂ” время накопления двух отсчетов для всех ЭФ первой октавы, где М вЂ” число ЭФ в октаве. Устройство фильтрации работает в реальном масштабе времени, если за время Ь Т вычисляется Y для М фильтров перЧ вой и М фильтров любой- другой октавы и время реализации одного ЭФ при этом составляет dt.

Для последовательной реализации (обработки) ЭФ требуется объем памяти

Ч К ИГ1 слов, где К вЂ” количество октав; И вЂ” количество фильтров в октаве, N — длина импульсной характеристики (количество отсчетов).

При формировании последовательности адресов блока 2 памяти применен способ присоединительной адресации.

Формат адреса представлен на фиг.4. 25

Первое поле адреса содержит адрес обрабатываемой октавы, или адрес следующей октавы, или адрес первой октавы. Количество разрядов первого поля k - =g lop Y.t. Второе поле адреса 3О содержит адрес обрабатываемого фильтра (количество разрядов т = 51ор М(, третье поле — адрес номера отсчета импульсной характеристики при чтении данных Х„ „, записи результата Y„ и записи исходных данных в ЭФ первой октавы (количество разрядов и =

flog N() .

Следует отметить, что термин

Ч-.е вхождение в i þ октаву оэна- 4О чает вычисление выходного отсчета Y„ для М фильтров i-й октавы в соответствии с выражением (1) и запись Y в качестве исходных данных Х„ „ для

1+1-й октавы, вхождение в каждую 1-ю 45 октаву выполняется в два раза чаще, чем в i+1-ю, при Ч-м вхождении в любую октаву значения адресов чтения ч данных Хч „ (А,„,, ) и записи выходи данн А отличаются только эна- 50 ч чением в первом после адреса.

Для иллюстрации работы устройства рассмотрим случай при К = 3, М = 3

N = 17. и для ез-д реализации требуется и

= ) log N(= 4 разряда, счетчик 36

2 фильтров имеет коэффициент пересчета М = 3 и для его реалиэации требуется m - =)log (i(= 2 разряда, счетчик 42 октав имеет коэффициент пересчета N = 17 и требует и = )lop N( — 5 разрядов, у счетчика 44 коэффициент пересчета равен 8 и для его реализации требуется К = 3 разряда, счетчик 45 имеет коэффициент пересчета N и требует и = )lop>N(= 5 разрядов, у счетчик 43 коэффициент к гересчета N ° (, 2 + 1) =- 136.

=о

Для формирования первого поля адзаписи исходных данных для первой октавы) используются сумматор 48, ключ 30 и приоритетный шифратор 47.

Приоритетный шифратор 47 определяет номер готовой к вхождению октавы, который получается преобразователем Кразрядного слова в Е-разрядный код, соответствующий номеру разряда с младшим нулем в этом слове. Например, ХХХΠ— 000, ХХХ01 — 001, ХХ011 — 010, Х111 — 111 и т.д, (крайний первый разряд — это самый мпадший разряд счетчика 43, Х вЂ” безразличное состояние).

Кроме того, использован сдвигатель 40, который выполняет сдвиг вправо текущего значения В; счетчика 43 на количество разрядов, равное

К + 1. В результате такого преобразования получаем старшие и разрядов адреса узла 24 постоянной памяти. Младшие и разрядов этого адреса формируются на счетчике 21. Считанные из узла 24 постоянной памяти последовательности образуют третье поле адреса

A)un, А „„ ", . Состояние счетчика

42 определяет значение третьего поля

v адреса Au,„ . Значение второго поля

v адреса A»„.„, А,ц„„ ., Л„,"„соответствует состоянию счетчика 36 фильтров.

С целью упрощения описания работы устройства будем считать, что прием информации во все регистры и умножитель, переключение счетчиков осуществляются положительным перепадом синхроимпульсов, выбранному выходу дешифратора 23 соответствует нулевое значение, режиму записи в блок 2 памяти — нулевое значение на управляющем входе 34, а режиму считывания

138154 тактов использую < сл г<ггя режима считываниЯ Данных Х, и, оД<гн такт — Ггг)л записи исходи fx;tefffffblx и еще два тах 20 та — дпя попуче)11<я и записи резупьта та вычислений У в бгок 2 памяти.

«

Для pe ализа111!11 1 Го Вхождения в октаву требуется fff = 3 шага. Пусть

1 е вхожденгге в октаву составляет 25 цикл работы уnтройства, а период еl о работы образовывает количество цикпов, необходимс е д пл вычис ленггя отсчетов посп< днсй (третье f) of: Tsf

1-0 циклов.

Б исходном состоянии, которое пусть соответствук-т первому такту первого шага и псовому циклу работы устройства, в регистр 46, в который

35 принимаются значения JTJIII третье го полл адресов, записан код 00001, в счетчике 21 д:1ины и".)пульс)<ой характеристики 21 ус TaffoffJI

0000 1, в регистре 4 1 — код 00000, KoTopbIIf соответствует номеру вхождения в октаву, из узла 24 постоянной памяти считг<ваетсл значение ап— реса 01111 которое присутствует на

45 входе мультиплексора 28, на управпяющих входах мупьгиппексора 28 — код

11, который разрешает прохождение ин- формации с выхода узла 24 постоянной памяти на ахоп регистра -<6, в регист1

50 ре 37 — код 00, а в счетчике 36 фильтров — коп О), в регистре 32 код 01, в регистре 35 — коп 00, на входе управления третьим состоянием

Z регистра 35 присутствует нулевое значение, которое разрешает прохож55 дение содержимого <того регистра на адресный вход бг)ока 2 памяти. Таким образом, на адресном входе. блока 2

40 единичное, режиму приема информации в сдвигатепь соответствует наличие отрицательного перепада на входе управпения приемом, а режиму выдачи информации — состояние О< на входе управления приемом и состояние 1" на входе управления выдачей, режиму без накопления в умножитепе 9 соответствует нулевое значение на управ- 10 ,пяющем входе 18.

Шаг работы устройства составпяет

N-1

N = --- + ч = 12 тактов работы счет2 чика 21 дпины импульсной характерисN-1 тики, Из N тактов 1 = +

2 памяти присутствует l,ч„т (1)

000000001. На вхопе 34 управ)гения записью-считыванием бг)ока 2 памяти прис JTствует единичное значение, на выходе блока 2 памяти — данное Х1, считаем, что в блоке 2 памяти — отсчеты дпл фильтров 1-й октавы, на адресном входе учла 11 ггостоянной памяти присутствует адрес 000< по Ко торому пз узла 1 1 памяти выбирается произ<зольное значение. В регистр 5

fIcxодньгх данных записан операнд Х „.

Ни втором такте первого шага на

IfxoII 22 поступает тактовый импульс, 1-отэры1< изменяет состояние счетчика

?! нз 00010, этим же импульсом выпопнл гсл прием кода Г)1111 в регистр 46. состояние регистрог: 41, 37, 32 и 35, упр зв:1люших входов сумггаторов 48, 10 и мзпьтиг<пексоров 28 и б не изменяетсл. В регистр 13 принимается данное

«f IfaJI I7) I1o адре<-у Jl «»T {2) = — 00000!1!1 из бпока 2 памяти считыв Ieтсл операнд Х, (на управляющем

pх< д<= 3 — "1"), который поступает на вход сумматора 10 (ffi3 управпяющем вхо,«: 15 сумматора 10 — уровень "1")

<3 <", tft!.I TopB 1Г) вычисля< тс я сумма о .ге!за)зггов (Х + Х Ä ), которая поступа " ",1 первый ffvo.г лакан.гиваюшего умнож)<теJIR 9, на втором входе накан.-,ив;<ю)цегo умножи геля 9 присутствует зн:f ÷f.f<èå !I „, которое считывается из у зпа !f постоянной памяти по адресу

О(30 I . Из узпа ?4 Ifocтолнной памяти по «дресу 0000010 считывается значениe ()0011.

8 -.рг тьем такте состояние счетчика 21 — О()011, в регистр 46 принима< тсл код 000 11, из узла 24 )foe òîÿííîé памяти по чдресу 0000011 считывается код 01101. Состояние регистров 37, 32, 41 и 35 и сигналы управления муп<,типпексорами и сумматорами не изм< нлются. На адресном входе блока

2 памяти присутствует A fÄ» (3)

1««т, 0()0000011, по которому считывается

)(J. Положительным перепадом сигнала

17 выпопнлс тся прием суммьг (Х +Х )

< 16 и 11< в умножитепь 9, на управпяющем гзхог<е 18 умножитепя 9 прис тствует

t<

K e J,. l Г), If V M f f O Jft f f T P J I e 9 В Ы Ч И С JI H e T C

Р четвертом такте первого шага сoo гояние чет 1ика 21 — ()0100, в ре; <)отp 46 принимается f;n)1 01 )01, а и.з v з.;га 24 памят:1 Ifn а.(росу 000() 100

1381541 считывается код 00101. Состояние регистров 37, 32, 35 и 41, управляющих вх,>pîâ ñóììàòîðîâ 10 è 48, мультиплексоров 28 и 6 не изменяется. В регистр 13 принимается операнд (сигнал 17), иэ блока 2 памяти по адресу Л „ (4) = 000001101 считывается

X„ и поступает на вход сумматора 10. в сумматоре 10 вычисляется (Х + Х< ) 10 и поступает на первый вход умножителя 9, на втором входе умножителя 9 присутствует значение п „ считанное из узла 11 постоянной памяти по адресу 0010, в умножителе 9 положительным перепадом (сигнал 17) фиксируется значение (Х,+ X ) h на выходе умножителя 9.

В пятом такте первого шага состояние счетчика 2 1 — 00 101, в регистр

46 принимается код 00101, из узла 24 постоянной памяти по адресу 0000101 считывается код 01011. Как и в предыдущих тактах, состояние регистров, сумматоров, мультиплексоров (элемен- 25 ты 41, 37, 32, 30, 10, 40, 6, 28) не изменяется.

На адресном зходе блока 2 памяти — адрес Л „„„ (5) = 000000101, < по которому считывается операнд Х <.

Сигналом 7 выполняется прием (Х + Х,„ > и b в умножитель 9 (на управляющем входе 18 код "1") и вычисляется (Х Х, )b

В шестом такте (состояние счетчика 21 — 00110) работа устройства аналогична описанной для второго и четвертого тактов, за исключением того, что значение »а управляющем входе 18 соответствует !" и в ум- 4р ножителе 9 вь<числяется сумма (Х< Х<<- )h(+ (Х + X„)h

В регистр 13 записывается операнд

Х, из блока 2 памяти считывается

Х«, в сумматоре 10 вычисляется

45 (Х + Х„) и поступает на первый вход умножителя 9, на второй вход умножителя 9 поступает значение h, считанное из узла 11 постоянной памяти по адресу 0011, из узла 24 постоянной памяти считывается код 00111.

ha выходе умножителя 9 фиксируется (Х,+ Х„)?, + (Х,+ XÄ )h,.

В седьмом такте состояние счетчика 2 1 — 00111, работа устройства аналогична описанной для третьего и пятого тактов. Из.узла 24 памяти считывается код 01001, в регистр 46 принимается код 00111, на адреснрм входе блока 2 памяти адрес Л (7)= с <и<., 000000111, по которок<у считывается операнд Х-с. Гигналпм 17 принимаются (Х + X„ ) и b> в умножитель 9 (на управляющем входе 18 — ко! "1"), вычисляется (Х > + Х„ ) h .

Восьмой такт (состояние счетчика

2 1 — 0 1000) аналогичен шестому. В умножителе 9 управляющим сигналом 17 фиксируется сумма (Х< + Х < ) h +

+ (Х + Х ) hò (Х + Х< ) 13 в регистр 13 записывается операнд Х „, из блока 2 гамяти счить<вается Хз, в сумматоре 10 вычисляется (Х7+ Xq) поступает на первый вход умножителя 9, на второй вход умножг<теля 9 поступает значение b, c ÷èòàI!íîå из узла 11 постоянной гамяти по адресу

0100, из узла 24 постоянной г;амяти счить<вается код 01000.

В девятом такте состояние счетчика 2 1 — 01001, в регистр 46 принимается код 00000, на адресном гход»

< блока 2 памяти адрес Л (9) сцит, 000001000, по которому с.читывается операнд Х>, умножаемьгг< на центральнь<и коэффициент импульсной характеристики ?< . Сигналом 17 п-.л<нимаются (Х„+ Х ) и h в умножитель 9 (на YII равляющем входе 18 — код 1 ), вычисляется (X>+ X>)h, На мультиплексоре 28 и меняется управляющий код на 01, который разрешает прохождение информации с выхода счетчика 42.

В десятом такте состояние счетчика 21 — 01010, в регистр 13 записывается операнд Х ц, на управляющем входе 15 сумматора 10 — код "0", который соответствует режиму Пропуск операнда, и Х ппооссттупает Hà первьг<< вход умножителя 9, на втором входе умножителя 9 присутствует значение

?1, считанное из узла 11 постоянной памяти по адресу 0101, в умножителе

9 фиксируется сумма (Х< X<< ) h< + (ХЗ X„) hÝ (X«) b

+ (Х,+ Х ) h> в регистр 46 принимается значение 00000, на адресных входах блока 2 памяти присутствует адрес A„ „ = 000000000. На управляющем входе 34 блока 2 памяти присутствует нулевое значение, что обеспечивает запись Хс, по адресу Л

< 000000000. В этом же такте из узла 24 постоянной памяти по адресу

00000 считывается код 00001.

1381541 с с. < Гс

> с <

1, г> { ",— 1, цик»ов

>=0

1/ 8 = f 16 цикл<>в

17(1+ +41 с

Ь од>>ннадцатОМ таКтЕ СОСтОяНИЕ

«Iг спика 21 - 01011, .Нгналом 1/ операнды Х н )l !! принимаются в умножитель 9. вычисляетсн произведение

Х :г1, на управляющем входе 34 yL-— танавливается единичное значение и положительным перепадом на управляющем входе 15 выполняетсн прием исходного данного Х„. l l)

8 двенадцатом гакте состояние счетчика 21 — 00000, в регистр 13 записывается произволсьный операнд, на с умматоре !О вычисляется произ— вольная «г>>ма на входах умножите>

9 пронзвопьн< е состояние, на вы ходе умножите.пя 9 <г>иксируетгя гум Х Х)? — +Х)1, которая пройдя ч; гез г<улт типпекс ор

6, поступает на вход блока 2 памят,> и записывается по адрегу /!

О 10000000. На управляющем входе оп "0" н . нхопе управления р - ьн.: ос с:.> <::..— < ре! истра 32 "0" 35 -- "!", блока 30 повторите-! с лей

"<тс г> 11 i I pd6 . 1, устройстIIH "к! к...<нв ае Tci!

<> "дvI<>IJfI>Й Uiа ; - бс; Г:1",Г тpойс т с-" <<ЭЛ с ИЧЕ и ОГ<Р ;< М / "Я ИГ КЛЮчв Н! <

>С b" <;

< ВЫПОЛН ЯЮ С

;> 1«.:П />r i ЭПН, НННЫМИ ДЛЯ с! "О" фе<ль н .1.. к ави г>боэначи d, <; .нтм обработк . 1<,-й ок<авы прн >/-.и нхожден <и в нее,ере .

<1,<1К) . Пусть р али-ация <пггоритма х..< К) составг, < с цикл работь! устрой

< тI>d. ь >чи ле:-пе с о гс 1етов дл>I . 11<-РИОД

) :< 11С.-Ь,уя и;,-,»,Ние ОбсэнаЧЕННН рассмотрим pa6<.xv устройства

Период рабсты усгройства образует (ГМЕтНМ 1 3K>

". Tарше-о разряда i.÷åò÷èêà 36 фильтров ; выпопняе ;я прием с< держимого

".-ld-,чика 43 в .двигатель 40, при по-ПОжнтЕПЬНОМ « ;I×PII!<È ПРЕЛЫДУЩЕГО n,<.Iряда H отрицательном значении < тарше гс: разг яда с<><. Tn>IIIèp счетчика 43 сдвинут е на чис.-io p=iiðÿäàâ> равное номеру обраба ть ваемой 1 и октавьс плюс единица появ1>яется на выходе (JTB<.. -..те»я О, 8 i -м цикле 1-е гостояние счетчиков 42 и 43 изменяется íà i+1-е, К разрядов счетчика 44 поступают на вход приоритетного шифратора 47, где преобразуются в код готовой к обработке октавы К, и поступают на вход регистра 35. С помощью сумматора 48 код готовой к обработке октавы, увели-генный на единицу {К + 1), присутствует на управпяюшем входе сдвигате-ля 40 и на входе регистра 32, в сдвиIателе 40 выполня.."тгя сдвиг содержи-мого счетчика 43 на К + .1 разряд вп1>аво и к концу 1-го цикла результат гдвига присутствует на входе регистра 41. На этом 1-й 1икл работы устройства эаканчивае1,:я, В i I1-м цикле сигналом переноса, нî< гv!!ающим с выхода счетчика 36„ вып< пняется прием в и младших разрядов рР гистра 41 сдвинутого на К+1 разряд i-го состояния счетчика 43.

:<россе гого, в регистр 32 запигываетгя кэд K + 1, в регистр 35 — К. Состояние счетчиков 42 и 43 изменяется на i 2 н т,д.

Ф о 1 . v» а и з о б р е т е н и я

<с <.рой<«1 во для цифровой фильтраЭкк . >ДЕРжаЩЕЕ OII< Pail!IOI ЬЛОХ, б 1>к >амяти,, блок адресации и гене-",,<т„ тактовых имп JihcoB, выход кот-p< !-; подключен к входу блока адре<:11IiiI первый и второй адресные вы:-.оды которого п«дкпючены соответствению к первому и второму адресным вход:!1< блока памяти, информационный

:хо;с, которого подключен к выходу ре:>:л>.татов операционного блока, первый >зторой, третий и четвертый управпсп<щие входы которого подключены сс отнетственно к первому, второму, р т Нему и четвертому управляющим

В<,1><О..1а<1 бЛОХа аДРЕСаЦИИ, ПЯтЫй УПг ап и гащий выход которого подключен к входу управления записью считыванисм блока памяти, выход которого подключен к первому информационному сэх:эд операционного блока, второй

;<нфо!>1лационный вход которого под :лн>ч< и к третьему адресному выходу блок» адресации, четвертый адресный выход которого подключен к третьему адресному входу блока памяти, причем опер;<ционный блок содержит узел посгоянной памяти, регистр исходных дан-ь>х, выходной регистр, накапливающий

1381541 умножитель, регистр данньж, элемент

HF., сумматор и мультиплексор, при этом информационный вход регистра исходных данных является информаци5 онным входом фильтра, а выход регистра исходных данных подключен к первому информационному входу мультиплексора, выход которого подключен к информационному входу выходного регистра и является выходом результатов операционного блока, à вь»ход выходного регистра является информационным выходом устройства, второй информационный вход мультиплексора подключен к выходу накапливающего умножителя, первый и второй информационные входы которого подключены к выходам соответственно узла постоянной памяти и сумматора, первый вход gp которого соединен с информационным входом регистра данных и является первым информационным входом операционного блока, вторым информационным входом которого является адресный вход узла постоянной памяти, выход регистра данных подключен к второму входу сумматора, синхровход приема данных накапливающего умножителя соединен с входом элемента HE и является первым управляющим входом операционного блока, вторым управляющим входом которого является синхровход накопления данных накапливающего умножителя, синхровход выдачи данных которого соединен с синхро35 входом регистра данных и подключен к выходу элемента !!Е, управляющий вход мультиплексора соединен с синхровходями суммятОря и регистра исхОдных 4О данных и является третьим управляющим входом операцис»нного блока, четвертым управляющим входом которого является синхровход выходного регистра, причем блок адресации содержит счетчик длины импульсной характеристики, дешифратор, узел постоянной памяти, элемент ИЛИ, ключ, четыре регистра, два счетчика октав, приоритетный шифратор, мультиплексор, элемент НЕ и сумматор, причем в блоке адресации счетный вход счетчика длины импульсной характеристики соединен с синхровходом четвертого регистра и является входом блока адресации, а информационный выход счетчика длины импульсной характеристики подключен к входу дешифратора и первому адресному входу узла постоянной памяти, вл»ходь» разрядов, кроме млапп»е го, счетчика длины импульсной» характеристики являются третьим RI»pecH». виходом блока адресации, первым управляющим выходом которого является выход младшего разряда счетчикл лличы импульсной хлрактеристики, первый выход дешифратора явг»яется вторим управляющим вьг:одом блока адресации, второй выход деш»»фратора пспключе»» к первому управляюшему входу мупьтиплексора, третий выход дешифратора подключен к первому входу элемента

ИЛИ, управляющему входу ключа и является третьим управляющим выходом блока aapeca»»»»»:, четвертий» вь»хо»» пешифратора подк.»ючен к второму упрлвляющему входу мульт»»плексора, пятый выход дешифраторл поцключе»» к второму входу элементл ИЛИ, вхсду управления состоянием выходов первого ре-гистра и является четвертым упрлвлянщ»»м выходом блока адресации, выхоц элемента ИЛ!! подключен к входу э.пемента HE и является пятым управляющим выходом блока адресации, выход элемента HF, иолключе»» к входу управления состоянием выходов второго реги;-трл, информационный выход первсго с »етч»»ка октав подключен к первому информационному входу м;ль »и»»лексора, второй информационныи вхоп которого подключе»» к выходу узла постоянной памяти, выход третьего ре» истра подключен к третьему информлц»»о,»»ому входу мультиплексора и второму адресному входу узла постоянной памяти, выход мультиплексора подключен к информационному входу четвертого регистра, выход которого является первым адресным выходом блока адресации, информационный выход второго счетчика октав подключен к входу приоритетного шифратора, выход которого подключен к информационному входу второго регистра и первому входу сумматора, второй вход которого является входом задания константы устройства, выход сумматора подключен к информационному входу первого регистра, информационный вход ключа является вход м задания кода нуля устройства, выходь» первого и второго регистров соединены с выходом ключа и являются вторым адресным выходом блока адресации, о тл и ч а ю щ е е с я тем, что, с це лью упрощения устройства, блок адресации содержит счетчик фильтров, пя1З

1381541 тый регистр и сдвигатель, выход переноса счетчика длины импульсной характеристики подключен к счетному входу счетчика фильтров, выход переноса которого подключен к счетным входам первого и второго счетчиков октав, синхровходам первого, второго и третьего регистров, информационный выход счетчика фильтров подключен к информационному входу пятого регистра, выход которого является четвертым адресным выходом блока адресации информационный выход второго счетчика октав подключен к информационному входу сдвигателя вход управления сдвигом которого подключен к выходу сумматора, вход управления приемом информации сдвигателя подключен к выходу элемента НЕ, вход которого подключен к выходу М-ro разряда счетчика фильтров (М вЂ” разрядность счетчика фильтров), выход (М-1)-ro разряда которого подключен к входу управления выдачей сдвигателя, информационный выход которого подключен к информационному входу третьего регистра, 1381541

1381541

/лале

7 попе

5 лоле

Составитель A.Áàðàíoâ

Техред М.Ходанич

Редактор А.Огар

Корректор А.Обручар

Заказ 1186/47 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4