Аналого-цифровой преобразователь в кодах с естественной избыточностью

Аналого-цифровой преобразователь в кодах с естественной избыточностью

Иллюстрации

Показать все

Реферат

 

Изобретение относится к аналоговой вычислительной технике и может быть использовано г специализированных информационно-вычислительных системах. Целью изобретения является расширение области использования и повышение достоверности преобразования аналого-цифровых преобразователей в избыточных г, 1-кодах в условиях повышенного уровня помех. Поставленная цель достигается введением в устройство, содержащее реверсивный регистр 4 сдвига, основной регистр 5, блок 12 коррекции, преобразователь 13 код - напряжение, компаратор 14, группы 1 элементов задержки , первого и второго элементов 2 и 3 задержки, счетчика 6 импульсов, первого и второго вентилей 7 и S, элемента И 9, элемента 1C запрета, элемента ИЛИ 11, дешифратора 20. Введение новых элементов и связей позволяет реализовать функцию АЦ-преобразования в наиболее оптимальном классе обобщенных г, 1-кодов с естественной изыбточностью, при этом значительно возрастает динамический диапазон измерения, расширяется область использования помехоустойчивых АЦП и повышается корректирующая способность преобразователей. 2 з.п. ф-лы, 1 табл. 3 ил. (/) к А со ОО О) СО 00 rs

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 Н 03 tI 1/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4018638/ 4-24 (22) 07.02.86 (46) 15.03.88. Бюл, У 10 (71) Производственное объединение по органиэации технической эксплуатации энергомеханического оборудования магистральных газопроводов (72) Н.А. Збродов, В.Г. Воронов, В.Г. Сидоренко и И.Ф. Егоров (53) 681.325(088.8) (56) Браткевич В.В °, Збродов Н.А. Избыточные двоичные системы счисления.

Известия вузов СССР. Приборостроение, I981, т. 23, У 3, с. 44-48.

Браткевич В.В ° и др. Помехоустойчивый аналого-цифровой преобразователь. - Автоматика и вычислительная техника, 1978, Р 1, с. 63-66. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

В КОДАХ С ЕСТЕСТВЕННОЙ ИЗБЫТОЧНОСТЬЮ (57) Изобретение относится к аналоговой вычислительной технике и может быть использовано : специализированных информационно-вычислительных системах. Целью изобретения является

„. 80„„1381698 А 1 расширение области использования и повышение достоверности преобразования аналого-цифровых преобразователей в избыточных r, 1-кодах в условиях повышенного уровня помех, Поставленная цель достигается введением в устройство, содержащее реверсивный регистр 4 сдвига, основной регистр 5, блок 12 коррекции, преобразователь 13 код — напряжение, компаратор 14, группы 1 элементов задержки, первого и второго элементов 2 и 3 задержки, счетчика 6 импульсов, первого и второго вентилей / и о элемента И 9, элемента 10 запрета, элемента ИЛИ 11, дешифратора 20, Введение новых элементов и связей позволяет реализовать функцию АЦ-преобразования в наиболее оптимальном классе обобщенных r, 1-кодов с естественной изыбточностью, при этом значительно возрастает динамический диапазон измерения, расширяется область использования помехоустойчивых АЦП и повышается корректирующая способность преобразователей, 2 з.п. ф-лы, 1 табл. 3 ил, 1381698

Изобретение относится к аналоговой вычислительной технике и может быть использовано в измерительной части специализированных цифровых систем контроля, регистрации и управления реальными технологическими процессами или объектами.

Це.lblo изобретения является повышение до" òîâåðíîñòè преобразования 10 и расширение области использования за сч т воэможности преобразования измеряемых величин в г, 1-код, при

r=2,3,..., n-1.

На фиг. 1 приведена функциональ- 15 ная схема устройства, на фиг. 2 и 3— функциональные схемы блока коррекции и основного регистра соответственно, Функциональная схема предлагае- 20 мого устройства (фиг. 1) содержит группу 1 из r-1 элементов задержки, первый и второй элементы 2 и 3 задержк л, реверсивный регистр 4 сдвига, о=новной регистр 5, счетчик 6, 25 первый и второй вентили 7 и 8, элемент И 9, элемент ЗАПРЕТ 10, элемент

ИЛИ 11, блок 12 коррекции, преобразователь 13 код — напряжение (ПКЧ), компаратор 14„ первую, вторую управ- 30 ляющи шины 15 H 16> управляющую шину 17 "Пусх", управляющую шину 18 еисправимой ошибки, входную шину 19 измгр,емог.i напряжения, дешифратор 20.

Блэк кэпрекции (Фиг.2) содержит г-i»nny 21 эпеме ттов И, элемент ИЛИ 22 и триггер 23

Основной регистр (фиг.3) содержит группу 24 триггеров.

По первому вхпду (шина 17) реги- 40 с", а 5 .::..оизводится установка в един ц» григгера самого старшего разряда осно.:,," регистра и сброс в "0" всех эстал!:.ых разрядов Выходы регистра 4 <п !r !формационных шин) сое45 динены с первыми входами элементов И

; оответствуюших разрядов первого вентчля 7, г.-1 вь!ходов старших разрядов регисгра 4 соединены с первыми входами второгс вентиля 8, содержащего

50 п-1 э,мементо в И. Выходы каждого разряда вентиля 8 соединены поразрядно с входами »становки в "1" и-1 младших разрядов основного регистра 5, Выходы кажд, ..о из разрядов первого вентиля 7 соединены поразрядно с входами у! тановки в "0" триггеров основного регистра 5. Информационные выходя (по чи слу разрядов и) регистра 5 соединены с информационным входом блока 12 коррекции. При этом блок коррекции реализует известные логические функции ошибок преобразования

1,.= q; (-г-, h q;

)» и коррекции

Г

S; R; „ Л К (2) !

=1 где 1 = 1,,.

m = 1,2. .. n 1;

q (q;) †прям (инверсный) выход

1-го разряда регистра 5, S, (R;) - функция входа установки в

"1" (ь0") триггера i-го разряда основного регистра 5 °

По единичному значению Х на втором управляющем выходе блока 12 коррекции вырабатывается управляющий сигнал Т„ ошибки.При значении Т =О производится сдвиг вправо (M=1) содержимого регистра 4. При Т = 1 (И=О) производится в регистре 4 сдвиг влево. Установ. ка начального значения в регистре 4, счетчике 6 и сигнала Т1 блока 12 коррекции производится по единичному сигналу на шине 17 "Пуск". Импульсом с выхода элемента ЗАПРЕТ 10 производится стробиро. ание блока 12 коррекции. Текущая установка сигнала Т„ блока 12 коррекции производится импульсом с выхода г 1-го элемента задержки группы 1. Единичным значением импульса ошибки Х с первого управляющего выхода блока 12 коррекции производится.операция "+1Сч" в счетчике 6. Дешифратор 20 представляет многовходовой элемент И, на выходе

18 которого вырабатывaeтся сигнал г, когда число коррекций в цикле преобразования равно или превышает установленную емкость счетчика. По единичному значению сигнала U гроизводится анализ состояния преобразователя (RG1 и RG2) и принятие соответствующих решений, 1

Рассмотрим рабо г устройства для кода с параметрами ) = 2, р=1. Весовые коэффициенты 2, 1-кода 2 ; 13; 7;

4;2; 1; 1, Предположим, что n=7 и что измеряемая величина U „ равна 43 квантам и в процессе преобразователя <а нее воздействует однотактная импульсная помеха отрицательной полярности х<С;) — U„(t,) k U (t ), где, время i-го такта преобразования.

1381698

Начало работы синхронизируется запускающим импульсом Пуск, по которому сбр: сываются в "О" регистр 4, счетчик 6, триггеры регистра 5 устанавливаются ь,исходное состояние

1000000, а на выходе блока 12 коррекции устанавливается сигнал Т . В результате на выходе ПКН 13 формируется вес старшего разряда, равный 24 ° 10

Результат операции oL = О в компараторе 14 (U „ U ) формируется по тактовому сигналу Г1 на шине 16. Через время t 7.„ i <., на шину 15 подается тактовый сигнал Г2. Так как на втором15 управляющем выходе блока 12 сохраняется единичное значение Тк, то на выходе элемента И 9 по Г2 формируется единичный сигнал, который с выхода элемента ИЛИ 11 подается на такто- 2р вый вход регистра 4. Одновременно единичным сигналом "Пуск" с выхода элемента 3 задержки возбуждается вход

S последовательного ввода в старший разряд регистра сдвига 4 единицы. 25

Эта операция осуществляется только в первом такте. В последующих тактах на вход S< подается "0". Для более надежной работы регистра 4 сигнал с выхода элемента 3 задержки íà 3р вход S< должен приходить первым относительно тактового сигнала (вход С регистра 4). В результате в старший разряд регистра 4 записывается а в регистре 5 устанавливается код

1100000 (так как сохраняется единичное значение T на втором управляющем выходе блока 12 коррекции). Далее вентипь 7 стробируется сигналом ф 3 ф и в регистре 5 сохраняется со сто-40 яние 1100000, после чего начинается второй такт работы, Если за весь цикл преобразования помехи "а входных цепях и цепях питания и структурные сбои в устройстве отсутствуют, то в 45 последующих тактах устройство работает аналогично первому такту в соответствии с традиционным алгоритмом поразрядного кодирования.

В таблице представлен алгоритм работы АЦМ.

Для пояснения работы АЦП с самокоррекцией при ошибке, предположим, что во втором такте сравнения произошел сбой в п-1-м старшем разряде

«55 устройства, либо на входе АЦП возникла однотактная отрицательная .импульсная помеха U Тогда по аналогии с рассмотренным в компараторе 14 по

Г1 выполняется операция U„-U„ U u

<4=1 ° Учитывая это, алгоритм работы

АЦМ представим в виде таблицы. Во втором такте, поскольку «. =О, ошибка не обнаруживается и по <а =1 в регистре 5 устанавливается, код 10 10000, в третьем такте выполняется операция

U U,, М. = О. При этом =О. По третьему единичному сигналу Г2 g Т« в регистре 4 устанавливается код 0010000.

Работа устройства в четвертом такте ничем не отличается от работы третьего такта (таблица). В начале пятого такта в регистре 5 установлен код

1011100. Для 2, 1-кода в этом случае на выходе блока 12 коррекции должен был бы сформироваться сигнал ошибки

К=1, Для устранения формирования ложного сигнала коррекции в устройстве производится стробирование функции (2) сигналом (< Г1) = 1 (выход элемента ЗАПРЕТА 10). Если в этом случае окажется oL, =1, то единичное значение Т„ сохраняется на выходе блока 12 коррекции, и дальнейшая работа рассматривается в соответствии с описанным. В нашем случае с . =О, и на первом управляющем выходе блока

12 появляется импульс, которым в счетчик 6 записывается " 1" и на выходе первого элемента задержки группы 1 через время t Ь Эсц появляется единичный сигнал, который поступает на тактовый вход С (через элемент

ИЛИ 11) регистра 4. Одновременно через время t=3ñ<.n на вход выбора режима регистра 4 поступает нулевой сигнал (Т = О) со второго управляю K щего выхода бло;,а 12, которым заблокирован сигнал Г 2 на элементе И 9 и разрешен реверс (сдвиг влево) регистра 4 на r-1 тактов. Одновременно с описанным проводится коррекция текущего результата в регистре 5 по информационному входу. Для более надежной работы устройства во время переходных процессов в регистрах 4 и 5 вентиль 8 блокируется нулевым значением сигнала T . В результате регистр

4 установлен в состояние 0010000, а в регистре 5 установлен код 1100000.

После чего импульсом с выхода первого элемента задержки группы 1 на выходе блока коррекции устанавливается единичное значение сигнала Тх, и в регистр 5 записывается код 11010000, что определяет начало шестого такта работы устройства. В шестом такте

1381698

46 на ныхс>де ПКП 13 устанавливается эквивалент кода 1101000, равный 41,что означает U„ Б и <, =О. В конце седьмого такта в регистре 5 установлен код 1101110 = 44. Тогда в восьмом такте выполняется операция 0„11, (43с.44) ° При этом (> =1, и на выходе элемента ЗАПРЕТ 10 нулевой сигнал.

Тогда Г2 т, Т = 1, и в регистре 4 установлено текущее значение 0000010, а в регистре 5 устанавливается код

110111, после чего единичным сигналом <с =:1 будет сброшен в "0" разряд, соответствующий " 1" в регистре 4. Б результате в регистре 5 устанавливается код 110 1101. В девятом такте сигнал Т„ сохраняет единичное значение ° По единице в младшем разряде регистра 4 определяется конец цикла и производится съем результата преобразования. По аналогии с описанным можно рассмотреть случай, когда за цикл преобразования возникают многократные помехи. При этом возможен случай, когда ошибка не может быть исправг(ена (отказ элементов устройства), тогда на выходе (18) зафиксируется единичное значение сигнала Ю

Эффективно(..ь ис.пользования предлагаемогоз ус.т>-"-йства заключается в том, нто НРзавн >мо от чиола помех На н:соде y.-..тройства ;t:|и структурных сбоев резупьз ат преобразования всегда истинный (тем самым увеличивается глубина коррекции). Предлагаемое устрсйство позволя"т реализовать функцию

АЦ-преобрэз<т>ания с самоксррекцией в г;1-кодах, что расширяет функциОнальны.- воэмо>(н сти преобраэоватРлей> используемых в кариес | ве в .< or

Разрядов I, р-.-..оды, При этом динамческий диап» с H измерения увеличивается при г=2 4 раза, при r=3-в 12 раз, и т.д ° г.:> сравне;|ию с прототи:IoM, Кроме того, |(педлагаемое устройство псзвопяет отказаться от вспомогательного регистра (прототип), что сокращает аппаратурные затраты и уменьшает время АП-преобразс>вания. ф о р м у л

1. Аналого-цифровой преобразователь в кодах с естественной избыточно=тью, содержа:ций и-разрядный реверсивный с твнговый регистр, и-разрядный основной регистр, преобразователь код — напряжение, компаратор, tie->вую и вторую тактовые шины, блок кор.>екции, вход "Пуск" которого объединен с входами начальной установки реверсивного сдвигового регистра и основ!! 11 ного регистра и является шиной Пу с к первый информационный вход к Омп а р зтора соединен с выходом и р е О б р а з О в а( теля код — напряжение, а второй информационный и стробирующий входы являются соответственно входной и первой тактовой шинами, о т л и ч аю шийся тем, что, с целью повышения достоверности преобразования и расширения области использования за счет воэможности преобразс>вания измеряемьгх величин в r, 1-код (т=2,3, 4,..., (n-1)), v не> о с>всдены эиементы Ш1И, первый и в-,орой элементы задержки, группа из I 1 элементов задержки, первый и второй ключи, элемент И, элемент ЗА11РЕТ, счетчик импульсов, дешифратор, выход которого являет я шиной неисправимой Ошибки, а вход соединен с вьгходом переноса счетчика импульсов, счетный вход которого объединен с входами элементов задержки группы и соединен с первым управляющим выходом блока коррекции, информационные ньтходы которого соединены с соответстт>ую|цими информационными входами осн..нного регистра. входы установки в 0 всех разря тов которсго соединены « оответствующими выходами первого вентиля, а входы установки в "1 разрядов, кром» последнего, соединены с соответствующими выходами второг > I>et(THr информационные входы которог . p и .рвого по (n-1)-й объединены с с< ОтвРт-ствующими информационными входами первого Bpíòèëÿ т подключеl>l, (к c(,с ветстну>-шим выходам реверсивногс

СДВИГОВОГО Рс=ГИСrPа, ВЫХОД И-Г<.. Разряда котор . О сс Рдинен с и -м (и(фор— мационным входом пер (Огс; и(- (- |(ля управляющий вход(к;э| просо с: «д |ен с. выходQM :.-:рвот О элемента >а;,å;, ки, ВхО l ко., or > Об> (:дин:-i> с Hll с.:. Oным сходом элс., е(н а за||ретн >l ((Одключон

ВЫХОД КГЬ>ИЛР., TOP (С СР(F (|> ><>ЩИй уОт . рогo с>6 ьети>|:с-;(>ЭХС.:;ОМ ЭЛЕ>(Рита ЗВ(П>Ет,, ВЫХ(Д К rOрого соединен с первым уира>.>н:>щим тходом блока коррекции, первая рупна ((1) х и QopMdrlн(>нных в: Одо- 3 vо тОрОГО ОбЪЕдннс-На С < Оотн: (. т|(уЮщИМИ, кроме п-го, Охи:I,>((,; III>rоб| нзонате.| |

1381698 код — напряжение и подключена к соотнетствующи« прямым информационным выходам основного регистра, инверсные информационные выходы которого, кроме первого, соединены с соответствующими входами второй группы информационных вх»дон блока коррекции, и-й прямой выход основного регистра соединен с и-м входом преобразонате I0

20 ля код — напряжение, вход второго элемента задержки является шиной

"Пуск", а выход соединен с информационным входом реверсивного сднигового регистра, вход выбора режима которого объединен с первым входом элемента И, управляющим входом второго вентиля и подключен к второму управляющему выходу блока коррекции, второй управляющий вход которого объединен с первым входом элемента

ИЛИ и подключен к выходу перного элемента задержки группы, выходы остальных элементов задержки группы соединены с соответствующими входами, кро- 25 ме r-ro, элемента HJIH, r-й вход которого соединен с выходом элемента

И, второй вход которого является второй тактовой шиной, а выход элемента

ИЛИ соегинсн с тактовым входом ренар- 0 синного сГ.нигоного регистра.

2, Преобразователь го п. 1, о т л и ч а ю шийся тем, что блок коррекции выполнен на элементе ИЛИ, триггере и (и-1) элементах И, первые входы которых объединены и являются первым управляющим входом блока коррекции, входом Пуск и вторым управляющим входом которого являются соответственно первый и второ" R-входы

40 триггера, S-вход которого соединен с вьжодом элемента ИЛИ и является первым управгяющим выходом блока коррекции, вторым уIlpBBJIHNUIHM B O M KO торого является инверсный выход триггера, выходы эпементов И соединены с

:оответствующими входами элемента

ИЛИ и являеютея соответствующими информационными выходами блока коррекции, второй группой информационных входов которого являются вторые входы соответствующих элементов И, третий вход ъ-ro элемента И (1=1, 2„...„.(п — 1)) объединен с четвертым входом (i+1)-го и пятым вхоцом (i+

+2)-го элементов И и является соответствующим входом первой группы информационных входов блока коррекции.

3. Преобразователь по и, 1, о тл и ч а ю шийся тем, что основной регистр выполнен на п-триггерах, прямые выходы которых являются соответствующими прямыми информационными выходами основного регистра, а инверсные выходы триггеров являются соответствующими инверсными информационными выходами основного регистра, первые R-входы триггеров являются соответствующими входами установки н "О" основного регистра, а первые

S-входы триггеров, кроме п-го, являются соответствующими входами установки в "1" основного регистра, первый S-вход и-го триггера объединен с вторыми R-входами остальных триггеров и является входом начальной установки основного регистра, второй

S-вход и-го триггера объединен с третьими R-входами (n- 1)-го, (n-2)-го и (n-3)-го триггеров и является (n-1)-м информационным входом основного регистра, второй S-вход (п-1)-го триггера объединен с четвертыми входами (п-2)-го и (и-3)-ro триггеров и третьим входом (п-4)-го триггера и является (n-2)-м информационным входом основного регистра, второй

S-вход i-го триггера (где i=4,5,..., (n-2)) объединен с пятым R-входом (i-1)-го триггера, четвертым входом (i-2)-го триггера, с третьим входом (i-3)-го триггера и является (i-1)-м информационным входом основного регистра, второй S-вход третьего триггера объединен с пятым R — âõîäîì второго и четвертым R-входом первого регистров и является вторым информационным входом основного регистра, второй S-вход второго триггера объединен с пятым

R-входом первого триггера и является первым информационным входсм основного регистра.

1381698

10 о о

Ь

Ю

3s е

Э и

М

Ю

o o

° в о

o o о о

° о о

Ю

6 Ь ф М

Ь м м

3" и е м o o ю о о м о о о о о

Ю э а o o

У ч

Т - o

3 о

1381698

1381698

Составитель Ю. Спиридонов

Техред М. Ходанич

Корректор И. Иуска

Редактор Т. Парфенова

Заказ 1193/54 Тирам 928

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4