Преобразователь кодов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано при построении арифметических устройств и преобразователей из системы счисления с одним основанием в систему счисления с другим основанием . Целью изобретения является расширение класса решаемых задач за счет обеспечения преобразования в код произвольной q-й системы счисления и повышение быстродействия. Поставпенная цель достигается тем, что в преобразователь кодов, содержащий треугольную матрицу делителей, дополнительно введены группа элементов И-ИЛИ, группа дешифраторов, элемент НЕ. 4 табл. 5 ил. $

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1381717

А1

С51) 4 Н 03 M 7/12

ВШ;щр",.н(g

1З„" ц

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOQGHQMY СВИДЕТЕЛЬСТВУ ввьлк;;- „; (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4013870/24-24 (22) 22.01.86 (46) 15.03.88. Бюл. N 10 (71) Институт кибернетики им. В.М.Глушкова (72) Е.И.Брюхович и А.Ф.Шкитин (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 317061, кл. Н 03 М 7/12, 1971.

Патент США 11 3535500, кл. 235-155, опублик. 1970. (57) Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано при построении арифметических устройств и преобразователей иэ системы счисления с одним основанием в систему счисления с другим основанием. Целью изобретения является расширение класса решаемых задач за счет обеспечения преобразования в код произвольной .q-й системы счисления и повышение быстродействия. Поставленная цель достигается тем, что в преобразователь кодов, содержащий треугольную матрицу делителей, дополнительно введены группа элементов

И-ИЛИ, группа дешифраторов, элемент

НЕ. 4 табл. 5 ил.

1381717

Изобретение относится к вычислительной технике и автоматике и может быть использовано при построении арифметических устройсгв ЦВГ1, в сис5 темах управления и специализированных устройствах обработки информации для преобразования позиционного кода из системы счисления с одним основанием в систему счисления с другим

10 основанием.

Целью изобретения является расширение класса решаемых задач за счет обеспе»теттия преобразования в код произвольной с1-й системы счисления, а также повышение быстродействия.

На фиг. 1 приведена блок-схема предпагаемого преобразователя; на фиг. 2 — структурная схема блока деления; на фиг. 3 и 4 — функциональная схема блока деления для преобра15

20 зования из восьмиричного кода в пятиричтть»тт; ll;l фттг. 5 — схема подключения деп»т»ф1) а то 1в и» .

Предлагаемый преобразователь (фиг. 1) содержат матрицу, состоящую

25 из блокот» 1 деттеттия, группу элементов И-И.!И 2, группу дешифраторов 3, элеметтт НЕ 4, входы 5 преобразовате ля кода по меньшему основанию, входы 30 двоично-р-ичного кода по большему основанию 6 преобразователя, выходы

7 преобразователя и управляющий вход

8 преобразователя.

Блок 1 деления (фиг. 2) содержит 35 матрицтя 9-1 2 элементов И и представ ляет собой по существу двухуровневую комбинационную логическую схему, отображающую таблицы определения цифры частттого и остатка. На фиг. 3 и 4 40 представлено поэлементное выполнение матриц элементов И 9-12, которые соединяются между собой линиями связи

13-15.

Каждая матрица элементов И может 45 представлять собой прямоугольную решетку проводников, в узлах которой расположены элементы И. В качестве элемента И может быть использован транзистор. На фиг. 3 представлена схема реализации матриц 9 и 10 эле— ментов И, которые отображают табл.1 и 2. На один из входов каждого элемента И столбцов матриц 9 и 10 подается старший разряд делимого К 1„, представленный цифрой в позиционном

P-ичном коде. Позиции этого разряда образуют группу входов 16 матриц 9 и 10 элементов И. На вторые входы каждого элемента И матриц 9 и 10 (фиг. 3) подается константа q новой системы счисления, в KOTopvlo переводится исходное число и которая является делителем, представленным также в позиционном коде. Позиции делителя с номерами 0,1,2,...,q-1 образуют группу входов 16 матриц 9 и 10

»леметттов И. Выходы каждого элемента

И матрицы 9 (фиг. 3), для которых соблюдается условие R „т q, образуют группу выходов 14, которая объединяется с одноименными входами элементов И матрицы 11 (фиг. 4), образуя группу выходов 14 значения цифры частного С. представленного в позиУ ционном коде. Выходы элементов И матрицы 9, для которых соблюдается условие 1. „ .г1, образуют группу выходов 16.,матрицы 9 элементов И и подаются соответственно на один из входов элементов И матриц 11 и 12 (фиг. »), образующих группу входов

/ 1

16 матриц 11 и 12 э»теметттов И. На в торые входы каждо го э цемента И матриц 11 и 12, образующие группу входов 16,, подается младший разряд делимого а;(С ), представленного т также позиционным кодом в P-ичном счислении. Выходы элементов И матрицы 10, цля которых соблюдается условие R,,,,т, q, образуют группу выходов

15, которая объединяется соответственно с выходами элементов И матрицы

12 (фиг. 4). Объединенные выходы элементов И матриц 10 и 12 образуют группу выходов 16 — значение цифры остатка R представленного в позиФ ционном коде.

В соответствии с э гим для получения цифры частного С используются

1 табл. 1 и 3, а для получения цифры остатка R — таблицы 2 и 4. Табл. 1

1 и 2 составлены так, что их столбцы соответствуют возможным значениям цифры а1, а строки — значениям цифры q. В каждой позиции табл. 1 записаны все точные значения цифры частного С, имеющие место при соответст1 вующих этой позиции цифрах а и а в табл. 2 — остатки R при этих

) же позициях цифр а; и q. Табл. 3 и

4 предназначены для ио:»учения значения цифр частного и остатка, расположенных в тех позициях табл. 1, для которых выполняется условие а г ц.

Каждый из столбцов этих таблиц соответствует значению цифрт» а т,, а каж1381717 лая из < трок — одной из позиций табл. 1 лпр< которых а q. Вследст«

) ни< -«т<«г<«< иа обозначена сочетанием ц<<ф1«а II

Остатка К 10

11роцесL определения цифры частного и цифры остатка по этим таблицам состоит в следующем. По значениям цифр а . и q обращаемся к табл. 1

) и 2. Если а 7, q, то обращения к

) табл. 3 и 4 не происходит и на выходе устройства сразу же получаем точное значение цифр частного и остатка. В случае же, если а (q, происходит одновременно обращение к табл.320 и 4 и по сочетанию цифр а и q, а ., «1-« выбираются позиции, хранящие значе«ие цифры частного и цифры остатка.

Преобразователь кодов работает в двух режимах. 25

При преобразовании чисел в код с меньшим основанием на вход преобразователя <,фиг. 1) подается m-разрядное число А, представленное в коде с основанием Р, которое через элемен-30 ты И-ИЛИ 2 группы при наличии сигнала У, поступает на входы 16 блоков

1 деления первой строки.

Блоки 1 деления осущ ствляют деление старшего разряда А на основание

35 новой системы счисления q. В результате этого на их выходе формируется частное С и остаток R . Затем остаток К поступает на вход 16 (m-1)-го блока деления первой строки, 40 на вход 16, которого подается разряд

А р, а на вход 16> — основание q.

Частное С, полученное при делении

««

f<« старшего разряда А, поступает на р« вход 16 блока деления m-ro столбца 45

2-й строки, а на нходы 16> также подается константа q основания новой системы счисления. B результате деления на выходах 16 и 16 этих блоков

1 формируются цифры частного С и остатка К, а также одновременно

m-««

С и К„ и т.д., процесс деления повторяется m ..loggP раз. Остаток от деления в первой строке будет являться младшей цифрой числа А в системе счисления q, а остаток от деления в m-logy P-строке — старшей цифрой преобразованного числа в новую систему счисления.

Таким образом, за один такт раб<«ты схемы на выходах 7 преобразоват<— ля кодов появляется код преобразованного числа А в системе счисления

Исходя из этого макс««маль««ля задержка н схеме преобразования кодов равна: н-нлн 7 где « — задержка в одной ячейке и блока 1; задержка в элементе И-ИПИ 2

Пример. Перевести число A (1247 7 в пятиричную систему счис9 ления:

1 2 4 7

1 Ф 1

01: 5 — 12:5 — 04:5 — 47: 5 «-4 «

00:5 02:5 — 20:5 17:5 — - 0

00: 5 03: 5 33: « — 2

00:5 — 05: 5 — 0

01:5- 1

00:5- — 0

А = (1247 ) = (010204 >

При переводе чисел из двоичной системы счисления в код с любым большим основанием число А по и-разрядов через дешифратор 3 и элементы И-ИЛИ 2 при нулевом значении У, поступает на входы 16 блоков 1 деления. Дальнейший процесс преобразования аналогичен преобразованию чисел из системы счисления с большим основанием в систему счисления с меньшим основанием. Единственным ограничением является то, что число, получаемое на

«« выходе дешифраторов, 2 должно быть в системе счисления с основанием больше основания новой системы счисления.

Таким образом, максимальная задержка при преобразовании чисел иэ двоичной системы счисления в систему счисления с любым большим основанием в преобразователе кодов составляет

Р1п< «и п

7«<-н«н где <д — задержка в элем< нтах дешифратора.

1381717

Продолжение табл.1

4 О О О О 1 1 1 1

О О О 6 О 1

6 О О О О О О 1 1

7 О О О О О О О 1

Таблица 2 а.

2 О 1 О 1 О 1 О 1

3 О 1 2 О 1 2 О 1

4 О 1 2 3 О 1 2 3

5 О 1 2 3 4 О 1 2

6 О 1 2 3 4 5 О 1

7 О 1 2 3 4 5 6 О

Та блица 3

Ч) ЛЧ

ОЛ2

0h3

ОЛ4

ОЛ5

О 1 1 2 2 3 3 ОЛ6

0 Î Î 1 1 1 2 г ОА7

Ф о р м у л а и э о б р е т е н и я

Преобразователь кодов, содержащий треугольную матрицу блоков деления, выходы остатка каждого из которых, кроме последних блоков деления всех строк, соединены с входами первого

q-ro разряда соседнего младшего блока деления соответствующей строки треугольной матрицы, выходы преобразователя соединены с выходами остатка последних блоков деления всех строк треугольной матрицы, о т л и ч а ю шийся тем, что, с целью расширения класса решаемых задач за счет обеспечения преобразования в код произвольной q-й системы счисления, а также повышения быстродействия, в него введены группа дешифраторов, группа элементов И-ИЛИ, элемент НЕ, а треугольная матрица блоков деления содержит m столбцов и К = тп log p

1 строк, где m — число разрядов входного кода с основанием р, а К вЂ” число разрядов выходного кода с основанием 25

q, причем i -я (i = 1-К) строка мат— 1 рицы содержит m — ) !

+log р столбцов, входы второго q-го разряда

j -го (j = 1 — m) блока деления первой30 строки матрицы соединены с выходом

j--го элемента И-ИЛИ группы, первые входы которого соединены с входом

j-ro разряда входов преобразователя по меньшему основанию, входы j-го

35 разряда вхоДов по большему основанию которого соединены с входами j --ro дешифратора группы, выходы которого соединены с вторыми входами j--x элементов И-ИЛИ группы, третьи входы 40 которых соединены с управляющим входом преобразователя и через элемент

НЕ с четвертыми входами элементов

И-ИЛИ группы, выходы частного блока деления - и строки матрицы соединены 45 с входами второго q-ro разряда блоков, деления (i + 1)-й строки того же столбца матрицы, входы кода основания всех блоков деления матрицы соединены с входом основания системы счисления преобразователя.

Таблица 1

О 1 2 3 4 5 6 7

J-i

О 1 2 3 4 5 6 7

О О 1 1 2 2 3 3

О 0 О 1 1 1 2 2

О О О О 1 1 1 1

0 О О О О 1 1 1

О О О О О О 1 1

О О О О О О О 1

13817 17 таблица4

Продолжение табл. 3

J l l

Ч Л

) 5 6 7

ОЛ2 !А2 О 1 О 1 О 1 О 1

6 7 7 ОЛЗ О

0 ОЛ4 1Л4 О

4 4 5

2Л4 ЗЛ4

3 3 3

1h2

1ЛЗ

1А4

0h5 0 1 2 3 4 О 1 2

2 2 315

ОП6 ЗЛ6 0

2 2 2

ОЛ7 О

1А5

1А6

1 2 2

1ЛЗ

7 7 7

1h7

2 О 1 2 О 1 2 О

2А3

1Л5

5 5 5

1Л6

4 4 425

1Л7

3 3 3 ;

2А4

2 3 4 5 О 1 2 3

2А5

2А6

1 2 3 4 5 6 О 1

2ЛЗ 1

3 3 3

30 2A5 1

7 7 7

2Л6 5А6 4

2 О

2 3

1 2 О 1 2, 4 О 1 2 3

2А7

3A4

4 5 5 5 5 5 6 6

ЗЛ5

2h7 2

4 4

3h5

7 7

3 3 3 3 4

6 6 6 7 7

7

ЗЛ7 3

6 6 6

40 4А5 2

S 5 5

4А6 2

7 7 7

4А7 4

6 6 6 45

5А7 5

7 7 7

ЗЛ7

4А5

5h6

6 6 7 7 7

5 5 6 6 6

6 7 7 7 7

5А7

6Л7

6Л7 6 О 1 2 3 4 5 6

4 4 5 5 6

2 3 3 3 4

2 2 2 2 3

1 1 2 2 2

1 1 1 1 2

1 1 1 1 1

5 5 6 6 6

4 4 4 4 5

3 3 3 3 4

2 2 3 3 3

2 2 2 2 2

6 6 6 6 7

4А6, 5 5 5 5 6

4A7 4 4 4 5 5

2 О 2 О 1

1 2 3 О

1 2 3 4 5 О 1

1 2 3 4 5 6 О

4 О 1 2 3 4 О

5 0 1 2 3 4 5

3 4 5 6 О 1 2

О 1 2 3 4 О 1

4 5 6 О 1 2 3

3 4 О 1 2 3 4

3 4, 5 О 1 2 3

5 6 О 1 2 3 4

6 О 1 2 3 4 5

У) в

m аб А

Аа 2 Аа

/ / о р

Ар 7 зн 7

Я,:/ фиг

Составитель М.Лршавский

Техред Л.Сердюкова Корректор М.демчик

Редактор Л.Лежнина

Заказ 11"4/55 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская „наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4