Устройство обнаружения и исправления ошибок в кодах рида- соломона

Устройство обнаружения и исправления ошибок в кодах рида- соломона

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Кго использование в специализированных вычислительных системах, где требуется заишта внешней памяти ЭВМ от ошибок, позволяет упростить устройство и повысить быстродействие за счет уменьшения начальной задержки при перемежении символов кода Рида-(уОломона. Устройство заищты от ошибок во внешней памяти содержит вычислитель 1 остатков и синдромов, блоки 2,3 буферной памяти, блок 5 преобразования синдромов, вычислитель 6 ошибок, коммутатор 7 и блок 8 сумматоров по модулю два. Ьлагодаря введению блока 4 буферной памяти и специальному выполнению вычислителя 1 остатков и синдромов в устройстве обеспечивается требуемая степень перемежения для за1титы от пакетных ошибок, а обработка символов в режимах кодирования и декодирования осуществляется без их предварительного накопления. 5 ил. ;о

СОЮЗ СОВЕТСНИХ

СОЦИА ЛИСТИЧЕСНИХ

РЕСПУБЛИК (б!1 4 Н 03 М 1. 3/00

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2l) 406!423/24-24 (22) 28.0 3.86 (46) 15.03,88. Бил.М -. 10 (71) Курский политехнический институт и Институт проблем моделирования в энергетике AH УССР (72) А.И.Типикин, В.В.llетров, Н.В.Горшков, В.В.Гвоздев и С.И.Егоров (53) 681.3(088.8) (56) ХЕЕЕ xr ansactions on Computers, 1984, v.C-33, М 2, р.178-189.

Теория передачи информации.

Вып.lb, 19h4, с.32-3ч.

Авторское свидетельство СССР

9 1018119, кл. G ()h F ll/00, 1981 (54) УСТРОЙСТВО ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОИИБОК В КОДАХ РИДА-СОЛОУХИНА (57) Изобретение относится к вычислительной технике. Его использование н специализированных вычислительных

„„SU„, 1381719 А1 системах, где требуется защита внешней памяти ЧВМ от ошибок, позволяет упростить устройство и повысить быстродействие за счет уменьшения начальной задержки при перемежении символов кода Рида-Соломона. Устройство защиты от ошибок но внешней памяти содержит вычислитель 1 остатков и синдромов, блоки 2,3 буферной памяти, блок 5 преобразования синдромон, вычислитель 6 ошибок, коммутатор 7 и блок 8 сумматорон по модули два. Благодаря введении блока 4 буферной памяти и специальному выполнении вычислителя 1 остатков и синдромов в устройстве обеспечивается требуемая степень перемежения для защиты от пакетных ошибок, а обработка символов н режимах кодирования и декодирования осуществляется без их предварительного накопления. 5 ил.

1381719

Изобретение относится к вычислительной технике и может бить использовано в специализированных вычислительных системах, где требуется защита внешней памяти ЭВМ от ошибок.

Цель изобретения — упрощение устройства и повышение быстродействия за счет уменьшения начальной задержки при перемежении символов кода Рида-Соломона.

На фиг.l изображена блок-схема устройства обнаружения и исправления ошибок в кодах Рида-Соломона; на фиг.2 — блок-схема вычислителя 15 остатков и синдромов для случая перемежения четырех базових кодовых слов (15 ° 11) в символах кода Рида-Соломона; на фиг.3 — схема блока обработки синдромов, для этого же случая; íà 2р фиг 4 и 5 — функциональные схемы соответственно первого — четвертого и пятого — восьмого преобразователей кода в вычислителе остатков и синдромов для указанного случая. 25

Устройство обнаружения и исправления ошибок в кодах Рида-Соломона содержит вичислитель 1 остатков и синдромов, первый, второй и третий блоки

2-4 буферной памяти, блок 5 преобра- 30 зования синдромов, вычислитель 6 ошибок, коммутатор 7, блок 8 сумматоров по модулв два, информационные входы

9, первый — четвертый управлявщие входы 10 — 13, первнй и второй такто- 35 вые входы 14 и выходи 15.

Вычислитель 1 остатков и синдромов (фиг.2) дпя случая перемежения четырех базовых слов выполнен на первом — четвертом регистрах 16-19, > 4p первом — четвертом блоках 20-23 сумматоров по модулв два, первом — седьмом блоках 24 — 30 коммутации, первом — восьмом преобразователях 31-38 кода и первом и втором блоках 39 и 45

40 элементов И. Вычислитель содержит также вторые информационные входы 41 (первые информационные входы являвтся информационными входами 9), первые и вторые входы 42 и 43.

Блоки 2-4 буферной памяти могут быть выполнены, например, на 03У.

Блок 5 преобразования синдромов (фиг ° 3) для случая перемежения четы-. рех базовых слов выполнен на первом— четвертом регистрах 44-47 и первом— четвертом преобразователях 48-51 кода. Блок 5 имеет первые и вторые информационные входи 5? и 53.

Вычислитель 6 ошибок выполнен так же, как и в прототипе, и работает по тому же алгоритму.

Первий — четвертый преобразователи 31-34 кода (фиг.4) вычислителя 1 остатков и синдромов выполнены на элементах ИСКЛИЧН)1 1ЕЕ И)!И 54. Пятый восьмой преобразователи 35-38 кода вычислителя I остатков и синдромов и первий — четвертый преобразователи

48-51 кода блока 5 также выполнены на элементах ИСЮР)ЧАЮ1 (ЕЕ HJIH 54 (фиг.5). Указанное выполнение преобразователей обеспечивает умножение входного кода символов на постоянные коэффициенты в поле ПI" (2 ), являвщиеся корнями образувщего многочлена (для приведенного примера).

Устройство обнаружения и исправления ошибок в кодах Рида-Соломона работает следувщим образом.

Сигналы на тактовые входы 14.1 и

14.2 поступавт со сдвигом в полпериода. В режиме кодирования информационная последовательность длиной сорок четыре символа (176 бит) посимвольно эа сорок четыре такта поступает одновременно в вычислитель 1 остатков и синдромов и второй блок 3 буферной памяти. Предварительно схема вычислителя 1 остатков и синдромов переводится по сигналу на входах 10 и 13 блоками ?4-30 в схему кодера ° При этом выходи преобразователей 31-34 кода подклвчавтся блоками 24-?7 коммутации к первым входам блоков 2023 сумматоров, а выходи регистров

16-18 — к вторым входам блоков 21-23.

Схема кодера построена по схеме деления полинома информационной части на образувщий полином с тем отличием, что результат вычислений в каждом такте, получаемый на выходах блоков

20-23 сумматоров, записывается в соответствувщув ячейку первого блока 2 буферной памяти в зависимости от номера обрабатываемого базового кодового слова или соответствувщего номера входного символа.

В предлагаемом устройстве для кодирования информации применяется обобщенное кодовое слово длиной

60 символов (?40 бит), полученное перемежением четырех базовых кодовнх слов (15,11) в символах кода РидаСоломона. Образувщий полином д(х) базового кода имеет следувщий вид:

1381719

)(1()(4)

4 iÇ 3,6 2 3 0

= х +о х + x +М. х+с где с4 — примитивный элемент конечного поля Галуа 01 (2 ); х — произвольный элемент конечного поля.

Ilерный блок 2 буферной памяти н режиме кодирования предназначен для 10 хранения четирех частичных остатков от деления информационного полинома каждого базового кодового слона на образующий полипом.

Неремежение осуществляется следу в 15 ющим образом: первый, пятый, девятый сорок первый символы информационной последовательности являются соответственно первым, вторым, третьим,..., одиннадцатии символами 20 первого базового кодового слова; второй, шестой, девятый, десятый,... сорок второй символы информационной последовательности — соответственно первым, вторым, третьим,..., одиннад

25 цатим символами второго базового кодового слона; третий, седьмой, одиннадцатый,..., сорок третий символы информационной последовательности — соответственно первым, вторим, 30 третьим,..., одиннадцатым символами третьего базового кодового слова; четвертый, восьмой, двенадцатий,..., сорок четвертый символы информационной последовательности — соответст-. венно первым, вторим, третьим,..., одинадцатьи символами четвертого базового кодового слова.

В первой ячейке первого блока 2 буферной памяти хранится частичный 40 остаток первого базового кодового слова, во нторой ячейке — частичный остаток второго базового кодового слова, в третьей ячейке — частичный остаток третьего базового кодового 45 слова, в четвертой ячейке — частичный остаток четвертого базового кодового слова.

Каждый цикл работи устройства состоит из шестидесяти тактов. Первые шестнадцать тактов блок 40 элементов

И закрыт и обратная связь схемы кодера не работает (разомкнута). Блок 39 элементов И открит. Осуществляется процесс загрузки и выгрузки четырех ячеек первого блока 2 буферной памяти. В первом, пятом, девятом и тринадцатом тактах на первый вход вычислителя 1 поступают соответственна первый, пятый, девятый и тринадцатый

cèìíîëí информационной последовательности, которие однонременно запоминаются н соответствующих ячейках второго блока 3 буФерной памяти, а на вторую его группу входов поступает содержимое первой ячейки первого блока 2 буферной памяти, н которой хранятся контрольные cHMBoëû первого базового кода Рида-Соломона предыдущего обобщенного кодового слова. Н каждом из этих тактов входные символы, которие поступают на вторую группу входов вычислителя 1, переписываются в соответствующие его регистры

16-19. Входной символ, которнй поступает на входы 9, через блок 39 элементов И и содержимое регистров

l6-I8 соотнетстненно через блоки ?830 коммутации поступают на вторые входи соответствующих блоков 20-?3 сумматоров по модулю два. На первие входы этих блоков ?О-?3 через блоки

24-?7 коммутации поступают нулевые символы, так как блок 40 элементов И н обратной связи закрыт. аким образом, на группу выходов

43 вычислителя I передается входной символ и содержимое предидущих регистров 16-18. Сдвиг осуществляется до тех пор, пока старший символ информационной последовательности не запишется в последний регистр 19. В конце каждого из этих тактов информация с группы выходов 43 вычислителя I поступает на первые входы первого блока 2 буферной памяти и запоминается в первой его ячейке. Содержимое последнего регистра 19 поступает на выходи 42 ничислителя I и через коммутатор 7 и блок 8 сумматоров по модулю два подается на выходи 15 устройства. В первом, пятом, девятом и тринадцатом тактах на выходах 15 устройства поступают соответственно дненадцатнй, тринадцатий, четырнадцатый и пятнадцатый (контрольные) символы первого базового кода Рида-Соломона, которые являются сорок пятым, сорок девятии, пятьдесят третьим и пятьдесят седьмни символами предыдущего обобщенного кодового слова, причем первые его сорок четыре информационных симнола уже были переданы из блока 3 буферной памяти через блок 8 на выходы 15 устройства в последние сорок четыре такта предидущего цикла работы, 1381719

В каждом из остальных тактов схема вычислителя работает аналогично первому, пятому, девятому, тринадцатому тактам. Отличие состоит лишь в том, что в конце каждого из второго, шестого, десятого и четырнадцатого тактов информация с группы выходов

43 вычислителя 1 запоминается во второй ячейке блока 2, в третьем, седьмом, одиннадцатом и пятнадцатом тактах — в третьей ячейке блока 2, а в четвертом, восьмом, двенадцатом и шестнадцатом тактах — в четвертой ячейке первого блока 2 буферной памяти. При этом на выходы 15 устройства поступают соответственно двенадцатый, тринадцатый, четырнадцатый и пятнадцатый (контрольные) символы второго, третьего и четвертого базо- 20 вых кодов Рида-Соломона.

По окончании дянньгх шестнадцати тактов загрузки и выгрузки ячеек первого блока 2 памяти блок 40 элементов И в обратной связи вычислителя 25

1 замыкается по сигналу с входа 12. В течение последующих сорока четырех тактов в вычислителе 1 oñóùåñòâëÿется вычисление контрольных символов четырех базовых кодов Рида †Соломо следующего обобщенно о кодового слова, При этом первые двлдцать восемь тактов блок 39 элементов И открыт сигналом на входе I!. В каждом из данных двадцати восьми тактов на входы вы35 числителя 1 поступает очередной символ информационной последовательности, который одновременно запоминается в соответствующей ячейке второго блока 3 буферной памяти, а на его 40 группу входов 41 в зависимости от номера вхопного символа (номера обрабатываемого базового кодового слона) поступает содержимое соответствующей ячейки первого блока 2 буферной па- 45 мяти,в которой хранится частичный остаток от деления информационного полинома обрабатываемого базового кодового слова на порождающий многочлен. Входные символы, которые поступают на группу входов 41 вычислителя 1, переписыва50 ются в соответствующие его регистры

М

16-19. Входной символ, который поступает на вход вычислителя 1, через блок 39 элементов И и содержимое регистров Ib-IH соответственно блоки

28-30 коммутации поступают на первые входы соответствующих блоков 20-23 сумматоров. Содержимое последнего регистрл 19 через блок 40 элементов И в обратной связи поступает на преобразователи 31-34 кода, выходная информация которых через блоки ?4-27 коммутации поступает на вторые входы соответствующих блоков ?()-23 сумматоров. В конце каждого из этих тактов информация с группы выходов 43 вычислителя 1, которые соединены с выходами блоков 20-23 сумматоров, поступает нл группу входов первого блока 2 буферной памяти и запоминается в соответствующей его ячейке в зависимости от номера обрабатываемого базового кодового слова (номера входного символа). Затем начинается следующий такт работы устройства.

По окончании данных двадцати восьми тактов блок 39 элементов И запирается по входу 11.В течение последущих шестнадцати тактов осуществляется продолжение деления информационного полинома каждого базового кодового слова на образующий полином, которое соответствует сдвигу информационного полинома каждого из четырех базовых кодовых слов на четыре разряда в сторону старших степеней полинома. По окончании данных шестнадцати тактов завершается процесс кодирования (вычисления KoHTpoJIhHblx символов четырех базовых кодов РидаСоломона обобщенного кодового слова).

Одновременно с вычислением контрольных символов четырех базовых кодов Рида-Соломона обобщенного кодового слова за последние сорок четыре такта данного цикла из второго блока

3 буферной памяти через блок 8 сумматоров на выходы 15 устройства выводятся информационные символы этого же обобщенного кодового слова. В семнадцатом такте на выходы 15 устройства поступает первый символ информационной последовательности, в восемнадцатом такте — второй символ информационной последовательности, в девятнадцатом такте — третий символ информационной последовательности и так далее, а в шестидесятом такте — сорок четвертый символ информационной последовательности. Зятем начинается следующий цикл работы устройства.

В течение первых шестнадцати тактов следующего цикла работы во время приема первых шестнадцати символов информационной последовательности следующего обобщенного кодового слона из вычислителя 1 через коммутатор 7 и

13817! 9 блок Й сумматоров на выходы 15 устройства аналогично описанному выводятся вычисленные контрольные символы четырех базовых кодов Рида-Соломона предыдущего обобщенного кодового слова, поэтому начальная задержка н режиме кодирования составляет щестнадцать тактов или 16/60 = 4/15 обобщенного кодового слова. 1О

В режиме декодирования обобщенкое кодовое слово длиной 60 символов (240 бит), считываемое с внещней памяти, посимвольно за 60 тактов поступает в вычислитель 1 остатков и синд- 15 ромов и одновременно но второй блок

3 буферной памяти. Предварительно схема вычислителя 1 остатков и синдромов сигналом на входах 10 и 13 переводится н схему вычислителя синд- 20 ромов. При этом выходы каждого из блоков 28-30 коммутации подклвчавтся к вторым егo входам, выходы каждогo из блоков 24-27 коммутации — к первым

его входам н течение первых четырех 25 тактов, а затем к вторим его входам.

Схема вычислителя синдромов построена по схеме Горнера для вычисления значений кодового полинома в его корнях К,.,., " с тем отличием, .то 30 результат вычислений в каждом такте, получаемый на выходах блоков ?О-?3 сумматоров по модули дна, запоминается и соответстнувщей ячейке первого блока 2 буферной памяти в зависимости от номера входного символа (номера обрабатываемого базового кодового слова).

Первый блок ? буферной памяти н режиме декодирования предназначен 40 для хранения вычисленных промежуточных результатов, янлявщихся значениями части кодового полинома каждого базового кодового слона в его корнях.

Распределение ячеек первого блока 45

2 буферной памяти для четырех базовых кодовых слов осуществляется аналогично режиму кодирования.

Каждый цикл работы устройства состоит из щестидесяти тактов. Входной блок 39 элементов И схемы вычислителя 1 открыт. Первые четыре такта блок

40 элементовИ н обратной связи закрыт, выходи каждого из блоков 24 — 27 коммутации подклвчены к первым его вхо55 дам. Осуществляется процесс загрузки и выгрузки четырех ячеек первого блока 2 буферной памяти. В каждом из данных тактон содержимое ячеек

||ерного блока 2 буферной памяти, и каждой из которых хранятся четыре синдрома соотнетстнувщего базового кода Рида-Соломона предыдущего обобщенного кодового слона, поступает на первые входы блока 5 преобразования синдромов и переписывается в его регистры 44-47. При этом в первом такте из перной ячейки считынавтся синдромы первого базового кодового слова, во втором такте иэ второй ячейки — синдромы второго базового кодового слона; в третьем такте из третьей ячейки — синдромы третьего базового кодового слова, в четвертом такте из четвертой ячейки — синдромы четвертого базового кодового слова.

Одновременно в первом, втором, третьем и четвертом тактах на входы вычислителя 1 поступавт соответственно первий, второй, третий и четвертый символы следувщего обобщенного кодового слова, которые эапоминавтся н соотнетстнувщих ячейках второго блока 3 буферной памяти. Входной символ поступает через блок 39 элементов И и блоки ?8-30 коммутации на первые входи блоков 20-23 сумматоров. На вторые входы блоков 20-23 через блоки 24-27 коммутации поступавт нулевые символы, так как блок 40 элементов И н обратной связи закрыт, а ныходы каждого из блоков ?4-27 коммутации подклвчены к сноим первым входам. На группу выходов 43 вычислителя 1 с выходов блоков 20-23 сумматоров передается входной символ обобщенного кодового слова. В конце каждого из этих тактов информация с группы выходов 43 вычислителя 1 поступает на выходы первого блока 2 буферной памяти и запоминается в соотнетствувщей его ячейке в зависимости от номера входного символа обобщенного кодового слова (перныи символ — в первой ячейке ° второй символ — во второй ячейке, третий символ — и третьей ячейке, четвертый символ — в четвертой ячейке).

По окончании данных четырех тактов загрузки и выгрузки четырех ячеек первого блока 2 буферной памяти выходы каждого из блоков ?4-27 коммутации подклвчавтся к вторым его входам.

В течение последувщих пятидесяти нести тактов в схеме вычислителя 1 осуществляется вычисление четырех синдромов каждого базового кода Рида138! 119

1О

Соломона следувщего о6о6щенного кодового слова. В каждом из этих тактов ня входи вычислителя 1 поступает очередной символ обобщенного кодового слова, который одновременно запоминается н соотнетстнувщей ячейке второго блока 3 буферной памяти, а на группу 41 входов н зависимости от номера входного символа (номера о6ра- fp батынаемого базового кодового слона) поступает содержимое соответстнувщей ячейки первого блока 2 буферной памяти. Входные символы которые поступавт на группу входов 41 вычислителя

1, переписывается н соотнетствувщие его регистры 16-19 ° Входной символ через блок 39 элементов И и через блоки 28-30 коммутации поступает на первые входи 6локон ?О-?3 сумма- 20 торов. Содержимое каждого из регистров 16-19 поступает на соотнетствувщий прео6разонатель 35-38 кода.

Выходная информация последних через блоки ?4-27 коммутации поступает на вторые входи соответствувщих бло— кон 20-23 сумматоров. В конце каждого из этих тактов информация с выходов 43 вычислителя 1 поступает на входи первого 6лок: 2 6уферной памяти 3р и запоминается и соответствувщей его ячейке в зависимости от номера обра6атываемого базового кодового слова (номера входного символа). По окончании пятидесяти шести тактов начиня35 ется следувщий цикл работы вычислите" ля.

Одновременно с работой схемы вычислителя 1 из второго блока 3 буферной памяти выводятся символы преди- 40 дущего обобщенного кодового слова, а в блоке 5 преобразования синдромов и вычислителе 6 ошибок осуществляется за один и тот же такт вычисление значения ошибки для данного ниноди- 45 мого символа. К 6локе 5 прео6разования синдромов осуществляется циклический сдвиг четырех синдромов каждого 6азового кода Рида-Соломона предыдущего обо6щенного кодового слова путем умножения н блоках 48-51 этих синдромов соответственно ня Ж

Ы, М., << . (корни о6ряэувщего

2 з многочлена). В ничислителе 6 ошибок по прео6рязонанним синдромам в этом же такте определяется значение ошиб55 ки для данного выводимого сцмнола.

В каждом такте ра6оти устройстна из втор< го 6 lAKа 3 6уферной памяти выводится очередной символ предыдущего обобщенного кодового слова, которнй поступает на первые входи блока 8 сумматорон по модулв два.

Одновременно в регистры 44-47 блока

5 преобразования синдромов переписывается информация с первых его входов 52 в первых четырех тактах загрузки ячеек третьего блока 4 буферной памяти или с вторых его входов 53 в остальных пятидесяти шести тактах данного цикла работы. На вторые его входы 53 поступает содержимое соответствувщей ячейки третьего блока 4 буферной памяти в зависимости от номера обра6атинаемого базового кода Рида-Соломона (номера выводимого символа) предыдущего обобщенного кодового слова. Распределение ячеек третьего блока 4 буферной памяти для четырех 6азовых кодовых слон осуществляетСя аналогично первому блоку ? буферной памяти. Содержимое каждого из регистров 44-47 блока 5 поступает на соотнетстнувщий преобразователь .

48-51 кода. Информация с выходов 6лока 5 поступает на входы третьего 6лока 4 буферной памяти и запоминается в соотнетствувщей егo ячейке н зависимости от номера обрабатываемого базового кода Рида-Соломона предыдущего обобщенного кодового слова.

Одновременно информация с выходов блока 5 преобразования синдромов поступает на входи вычислителя 6 ошибок, Вычисленное и вычислителе 6 значение ошибки с его выходов через коммутатор 7 поступает на вторые входы 6лока

8 сумматоров по модулв дна. В 8 сумматоров производится исправление выводимого символа путем сложения его со значением оши6ки. В первом такте на выходи 15 устройства поступает первый символ предыдущего о6общенного кодового слова, но втором такте — второй, и третьем такте третий и так далее, а и сорок четвертом такте — сорок четвертый символ информационной части обобщенного кодового слова.

Таким о6разом, начальная задержка в режиме декодирования составляет один цикл ра6оты устройства, соотнетствувщий времени передачи одного о6общенного кодового слова.

Предлагаемое устройство обнаружения и исправления оши6ок н кодах Рида-Соломона позволяет гарантированн<1

1301719

l2 исправлять при принятой степени перемежения, равной 4, один пакет ошибок до 29 бит или два пакета ошибок по 13 бит в каждом обобщенном

5 кодовом слоне длиной 240 бит (количество исправляемых базовым кодом ошибок 2, длина символов 4 бита).

По сравнении с известным предлагаемое устройство упрощено примерно в 10

1,65 раза.

Начальная задержка, вносимая предлагаемым устройством при перемежении символов базовых кодов Рида-Соломона в составе обобщенного кодового слова,15 в режиме кодирования составляют 4/15 обобщенного кодового слона, в режиме декодирования — одно обобщенное кодовое слово (в известных устройствах— два-три обобщенных кодовых слова). 2g

В предлагаемом устройстве без изменения его операционной части можно изменять степень перемежения символов информационной последовательности, т,е, количество базовых кодов 25

Рида-Соломона в составе обобщенного кодового слона, при этом достаточно изменить ейкости блоков 2-4 буферной памяти и количество тактов в цикле работы устройства. Например, если бло-3О ки 2-4 буферной памяти построить на интегральных схемах типа К531РУЯП, можно повышать степень перемежения от четырех до шестнадцати без дополнительных затрат на реализацию остальных блоков, причем при степени пере35 межения, равной шестнадцати, предла гаемое устройство позволяет гарантированно исправлять пакет ошибок длиной 125 бит или два пакета по 6! бит в обобщенном слове длиной

960 бит.

Формул а изобретения

Устройство обнаружения и исправления ошибок в кодах Рида-Соломона, содержащее блок преобразования синдромов, первый блок буферной памяти, вычислитель ошибок, выходы которого соединены с соответствующими первыми информационными входами коммутатора, нторой блок буферной памяти, выходы которого соединены с соответствующими

Первыми входами блока сумматоров по модулю днI выходы которого HBJIHloTcH выходами устройства, и вычислитель остатков и синдромов, включающий в себя первый — К-й регистры (К— число базовых кодовых слов), первый блоки сумматорон по модулв два и первый и второй блоки элементов И, выходы первого блока элементов И соединены с соответствующими первыми входами первого блока сумматоров по модулю дна, выходы К-го регистра подключены к соответствующим информационным входам второго блока элементов И и вторым информационным входам коммутатора, информационные входы первого блока элементов И объединены с соответствующими информационными входами блока буферной памяти и являются информационными входами устройства, тактовые входы первого и второго блоков буферной памяти объединены и являются первым тактовым входом устройства, тактовые входы 6lIoKR преобразования синдромов и вычислителя ошибок и входы синхронизации первого — К-го регистров вычислителя остатков и синдромов объединены и являются вторым тактовым входом устройства, упранлявщий вход коммутатора и управлявщие входы первого и второго блоков элементон И вычислителя остатков и синд" ромов являются соответственно nept

BHM — третьим управляющими входами устройства, о т л и ч а в щ е е с я тем, что, с целью упрощения устройства и повышения быстродейстния за счет уменьшения начальной задержка

1 при перемежении символов кода РидаСоломона, в устройство введен третий блок буферной памяти, в вычислитель остатков и синдромов введены первый (2К-I) é блоки коммутации и первый (2К)-й преобразователи кода, выходы, (К+))-го — (2K-I)-го блоков коммутации соединены с первыми информационными входами соответственно второго

К-ro блоков сумматоров по модули два, выходы второго блока элементов И подключены к соответствующим входам первого — К-го преобразователей кодов, выходы которых соединены с соответствующими первыми информационными входами одноименных блоков коммутации, выходы которых соединены с соответствующими нторыми входами одноименных блоков сумматоров по модулю два, выходы первого — (К-1)-го регистров подключены к первым информационным входам соответстненно (К+1)ro — (2К-1)-го блоков коммутации и через соответственно (К+1)-й (2К-1)-й преобразователи кода — к

I:3é171×

14 вторым ннАормационнмм входам соответственно первого — (К-1)-го блоков коммутации, нходн и выходы (2К)-го преобразонателя кода подключены со5 ответственно к выходам К-го регистра и вторым инАормационным входам

К-го блока коммутации, вторые входы (К+1)-го — (2К-1)-го блоков коммутации соответственно объединены и подключены к выходам первого блока элементов И, упранляющие входи первого

К-го блоков коммутации объединены и подключены к первому управляющему входу устройства, управляющие входы (К+1)-го — (2К-1)-го блоков коммутации объединены и являются четвертым управляющим входом устройства, выходы первого — К-го блоков сумматоров по модулю два вычислителя остатков и 2О синдромон соединены с соответствующими информационными входами первого блока буферной памяти, ныходы которого подключены к соответствующим первым инАормационным входам блока преобразования синдромов и информационным входам первого — К-го регистров ничислителя остатков и синдромов, ныходы блока преобразования синдромов подключены к соотнетствуп(цим информационным входам вычислителя онибок и третьего блока буферной памяти, Выходы которого соединены с соответствующими вторыми информационными входами блока преобразования синдромов, выходы коммутатора подключены к соответствующим нторым нходам блока сумматоров по модулю два, тактовый вход третьего блока буферной памяти подключен к первому тактовому входу устройства, управляющий вход блока преобразования синдромов подклюЧен к второму управляющему входу устройства.

13817I9

52 (Рог. 4

1 38 I 7 l 9

f:îñTàâèòåëü О.Ревинский

Редактор Л.. Iежнина Техред Л.Сердюкова Корректор И.Муска

Заказ 1195/56

Тираж 928 Подписное

I3HHHlIH Государственного комитета СССР

Ilo.äåëàì изобретений и открытий

II:3035, Москва, Ж-35, Раунская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4