Устройство для измерения длительности импульсных сигналов

Устройство для измерения длительности импульсных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электроизмерительной технике и может быть использовано при построении анализаторов импульсных сигналов. Целью изобретения является повьппение точности выполняемых измерений. Устройство содержит входную шину 1, компараторы 2 и 12, реверсивный регистр 3 сдвига, элементы И 4-8 и 26, регистр 9 подбора цифрового эквивалента , цифроаналоговый преобразователь 10, усилитель 11, элемент ИЛИ-НЕ 13, генератор 14 импульсов, шину 22 логической единицы, триггер 25, счетчик 27 импульсов. Для достижения поставленной цели в устройство дополнительно введены элемент ИЛИ 15, формирователь 16 коротких импульсов, счетчик 17 импульсов, оперативное запоминающее устройство 18, регистр 19 подбора цифрового эквивалента, .до - полнительный цифрраналоговый преобразователь 20, компаратор 21, триггер 2.3 и элемент И 24. Двоичный код, эквивалентный длительности измеряемого импульсного воздействия, формируется на выходе счетчика 27 импульсов . 1 ил. с б (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (19) (11) (51)4 Г 01 R 13 02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

»

2Ã.

-.., ОПИСАНИЕ ИЗОБРЕТЕНИЯ »"Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4139397/24-21 (22) 27.10.86 (46) 23.03.88. Бюл. ))- 11 (71) Новосибирский электротехнический институт (72) А.Б.Жуков и И.Ю.Соболев (53) 621.317.,326 (088,8) (56) Авторское свидетельство СССР

У 1092415, кл, Г 01 R 13/02, 1982.

Авторское свидетельство -СССР

В 1272257, кл. G 01 R 13/02, 1985. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДЛИТЕЛЬНОСТИ ИМПУЛЬСНЫХ СИГНАЛОВ (57) Изобретение относится к электроизмерительной технике и может быть использовано при построении анализаторов импульсных сигналов. Целью изобретения является повышение точности выполняемых измерений. Устройство содержит входную шину 1, компараторы 2 и 12, реверсивный регистр

3 сдвига, элементы И 4-8 и 26, регистр 9 подбора цифрового эквивалента, цифроаналоговый преобразователь

10, усилитель 11, элемент ИЛИ-НЕ 13, генератор 14 импульсов, шину 22 логической единицы, триггер 25, счетчик

27 импульсов. Для достижения поставленной цели в устройство дополнительно введены элемент ИЛИ 15, формирователь 16 коротких импульсов, счет» чик 17 импульсов., оперативное запоминающее устройство 18, регистр 19 подбора цифрового эквивалента,.дополнительный цифроаналоговый преобразователь 20, компаратор 2 1, триггер 23 и элемент И 24. Двоичный код, эквивалентный длительности измеряемо-" го импульсного воздействия, формируется на выходе счетчика 27 импульсов. 1 ил, 13832 t0

Изобретение относится к электроизмерительной технике и может быть использовано при построении анализаторов импульсных сигналов.

Цель изобретения — повышение точности измерения.

На чертеже приведена структурная схема устройства для измерения длительности импульсных сигналов. t0

Устройство содержит входную шину

О „ 1, первый компаратор 2, реверсивный регистр 3 сдвига, пять элементов

И 4 - 8, регистр 9 подбора цифрового эквивалента, цифроаналоговый преобра- 15 зователь t0, усилитель 11, второй компаратор 12, элемент ИЛИ-НЕ 13, генератор 14 импульсов, элемент ИЛИ

15,- формирователь 16 коротких импульсов, дополнительный счетчик 17 2р импульсов, оперативное запоминающее устройство 18, дополнительный регистр 19 подбора цифрового эквивалента, дополнительный цифроаналоговый преобразователь 20, дополнительный 25 компаратор 21, шину 22 логической единицы, дополнительный триггер 23, дополнительный элемент И 24, триггер

25, шестой элемент И 26, счетчик 27 импульсов, суммирующий вход которого 30 соецинен с выходом шестого элемента

И 26 и через элемент ИЛИ 15 соединен с тактовым входом дополнительного счетчика 17 импульсов, а вычитающий вход счетчика 27 импульсов соединен с выходом д1эполнительного элемента

И 24 и вторым входом элемента ИЛИ 15, третий вход которого соединен с выходом переполнения дополнительного счетчика 17 импульсов, причем первый Ап и второй входы управления реверсивного регистра 3 сдвига соединены соответственно с прямым и инверсным входами первого компаратора 2, тактовый вход соединен с выходом элемента ИЛИ- <5

НЕ 13, а выходы реверсивного регистра

3 сдвига соответственно соединены с первыми входами первых пяти элементов И 4 — 8, вторые входы которых соединены между собой, кроме входа пятого элемента И 8, и соединены с выходом генератора 14 импульсов и первым входом элемента ИЛИ-НЕ 13, второй вход которого соединен с выходом пятого элемента И 8, а третий вход — с выходом последнего разряда реверсивного регистра 3 сдвига, при этом второй вход пятого элемента И 8 соединен с инверсным выходом первого

KoMnBpATopR 2, а выхОды п рвого 4, второго 5, третьего -6 и четвертого 7 элементов И соединены с соответствующими счетными входами регистра 9 подбора цифрового эквивалента. Кроме того, выход цифроаналогового преобразователя 10 через усилитель 11 соединен с первым входом второго компаратора 12, второй вход которого соединен с первым входом первого компаратора 2 и соединен с шиной 1 входного сигнала, а выход второго компаратора

12 соединен с R-входом триггера 25 и С-входом дополнительного триггера

23 и через формирователь 16 короткого импульса соединен с установочным входом дополнительного счетчика 17 импульсов, причем выход триггера 25

l соединен с управляющим S-входом оперативного запоминающего устройства

18 и первым входом шестого элемента

И 26, второй вход которого соединен с вторым входом дополнительного элемента И 24 и выходом генератора 14 импульсов, а первый вход дополнительного элемента И 24 соединен с прямым выходом дополнительного триггера 23, причем D-входы обоих триггеров 23 и 25 соединены между собой и соединены с шиной 22 источника логической единицы, Кроме того, первый вход дополнительного компаратора 21 соединен с выходом усилителя 11, второй вход — с выходом дополнитель— ного цифроаналогового преобразователя 20, а выход соединен с R-входом дополнительного триггера 23, при этом выходы первых четырех элементов

И 4 — 7 соединены с информационными входами оперативного запоминающего устройства 18, причем первый информационный вход соединен с тактовым входом триггера 25, адресная шина оперативного запоминающего устройства 18 соединена с выходами дополнительного счетчика 17 импульсов, а выходы оперативного запоминающего устройства 18 через дополнительный регистр 19 подбора цифрового эквивалента соединены с входами дополнительного цифроаналогового преобразователя 20,.

Устройство для измерения длительности импульсных сигналов работает следующим образом.

B исходном состоянии регистры 9 и 19 подбора цифрового эквивалента, счетчики 17 и .27 импульсов и тригге1383210 ры 23 и 25 находятся в нулевом состоянии, а в первой ячейке реверсивного регистра 3 сдвига записана логическая

Управление работой реверсивного

5 регистра 3 сдвига осуществляется при помощи сигналов, поступающих на его управляющие входы V u V > с прямого и инверсного выходов первого компаратора 2, В зависимости от этих сигналов изменяется режим работы регистра 3 сдвига, С приходом тактового импульса, при V =- 1 и Ч =О, осуществляется сдвиг "1" из первой ячейки реверсивного регистра 3 сдвига во вторую, т,е. сдвиг "1" вправо, а при

V =0 V =1 осуществляется сдвиг "1" в обратную сторону, т.е. влево.

Элемент ИЛИ-НЕ 13 введен в схему устройства для предотвращения сдвига

"1" из первой ячейки влево и из старшей ячейки реверсивного регистра 3 сдвига вправо, так как в противном случае реверсивный регистр 3 сдвига 25 полностью обнуляется, а это в свою очередь приводит к нарушению работоспособности устройства, При наличии

"0" на втором и третьем входах элемента ИЛИ-HE 13 разрешается прохожt дение тактовых импульсов от генератора 14 импульсов на счетный вход реверсивного регистра 3 сдвига, Как только " 1" переписывается в старший разряд реверсивного регистра 3 сдвига, элемент ИЛИ-HE 13 запрещает даль35 нейшее прохождение тактовых импульсов, тем самым запрещается сдвиг " 1" вправо. Как только "1" записывается в первую ячейку реверсивного регистра

3 сдвига и если на инверсном выходе компаратора 2 присутствует уровень логической " 1", элемент ИЛИ-НЕ 13 запирается и запрещает сдвиг " 1" влево.

Импульсное воздействие, подлежащее 45 измерению, поступает на входную шину

1 устройства. При помощи импульсов, поступающих с генератора 14 тактовых импульсов производится дискретизация входного сигнала во времени. Так как регистр 9 подбора цифрового эквива50 лента находится в первый момент времени й, в нулевом состоянии, то выходное напряжение ЦАП 10 равно нулю..

При увеличении U. „(г.) компаратор 2 срабатывает и на его прямом выходе появляется сигнал логической " 1", а на его инверсном выходе "0 1 ° Вследствие этого в реверсивном регистре 3 сдвига производится сдвиг "1" из первой ячейки во вторую, Элемент И 7 открывается, и тактовый импульс с выхода генератора 14 импульсов поступает на счетный вход первого триггера регистра 9 подбора цифрового эквивалента и одновременно устанавливает триггер 25 в единичное состояние.

При этом элемент И 26 открывается и тактовые импульсы от генератора 14 импульсов проходят на суммирующий вход счетчика 27 импульсов и одновременно через элемент ИЛИ 15 тактовые импульсы поступают на тактовый вход счетчика

17 импульсов, который последовательно перебирает адреса оперативного запоминающего устройства 18, причем логическая " 1" на прямом выходе триггера 25 переводит оперативное запоминающее устройство 18 в режим записи.

При помощи цифроаналогового преобразователя 10 код регистра 9 подбора цифрового эквивалента преобразуется в напряжение П,„ цифроаналогового преобразователя 10, которое поступает на первый вход компаратора 2. На первом такте преобразования U,,„ „ ==q, так как в единичном состоянии находится только триггер младшего разряда РПЦЭ

9 (q — величина одного кванта преобразования по уровню) .

Затем происходит сравнение U „(t) с U@1, EcnH U<„(t) Uz»Ä ° To к< ратор 2 не изменяет своего состояния, Элемент ИЛИ-НЕ 13 открыт и вторым тактовым импульсом " 1", записанная во второй ячейке реверсивного регистра 3 сдвига, сдвигается в его третью ячейку. Элемент И 7 запирается, а элемент И 6 открывается и по заднему фронту второго тактового импульса второй триггер регистра 9 подбора цифрового эквивалента переводится в единичное состояние, Тогда

Ug,„=q+2q. В дальнейшем процесс преобразования повторяется, ак только UBõ (t) < U,„, происходит сдвиг " 1" в реверсивном регистре

3 сдвига влево, тем самым уменьшается величина приращения выходного сигнала У ы„. Одновременно в ОЗУ 18 производится запись кодов, соответствующих величине приращений до момента време+ ни t, которое определяется максимальным напряжением динамического диапазона устройства и длительностью измеряемого импульса. Из этих условий выбирается разрядность счетчика 17.

1383210

При переполнении счетчика 17 импульсов на его выходе чПереполнение" формируется уровень логической " 1", запрещающий прохождение тактовых им5 пульсов на счетный вход счетчика 17 импульсов. Как только " 1" в реверсивном регистре 3 сдвига при ее сдвиге влево достигает первой его ячейки, первые четыре элемента И 4 - 7 запи- 10 раются, тем самым предотвращая поступление тактовых импульсов на счетные входы регистра 9 подбора цифрового эквивалента ° Изменение состояний триггеров регистра 9 подбора цифрово- 15 го эквивалента прекращается и на его выходе формируется цифровой эквивалент, соответствующий пиковому значению импульсного воздействия, Сигнал, соответствующий U q„ с выхода цифро- 20 аналогового преобразователя 10 поступает на вход усилителя 11, коэффициент усиления которого равен О, 1. На выходе усилителя 11 формируется сиг-. нал УРовня О, 1 Б „„ который поступа- 25 ет на первый вход второго компаратора

12 на второй вход котррого поступает сигнал U (t) .

Как только U „(t) становитсЯ меньше Q 1 U, второй компаратор 12 30 срабатывает и переводит триггер 25 в нулевое состояние, шестой элемент

И 26 закрывается, прекращая дальнейшее поступление тактовых импульсов на суммирующий вход счетчика 27 импульсов, и устанавливает триггер 23

3S в ециничное состояние, разрешая прохождение тактовых импульсов через элемент И 24 на вычитающий вход счетчика 27 импульсов. При этом логический "О " на прямом выходе триггера 25 переводит оперативное запоминающее устройство 18 в режим считывания, а логическая " 1" на выходе третьего компаратора 21 через формирователь

16 короткого импульса обнуляет счетчик 17 импульсов.

Одновременно тактовые импульсы с выхода элемента И 24 через элемент

ИЛИ. 15 проходят на счетный вход счетчика 17 импульсов, последовательно изменяя адресный код оперативного запоминающего устройства 18, Коды приращений с выхода оперативного запоминающего устройства 18 поступают на регистр 19 подбора цифрового экви- 55 валента, работа которого аналогична рассмотренному, и на выходе цифроаналогового преобразователя 20 осуществпяется восстановление импульсного сигнала, подлежащего измерению, который поступает на второй вход третьего компаратора 21, на первом входе ! которого к этому моменту времени t устанавливается сигнал О, 1 U „„,, Как только выходной сигнал цифроаналогового преобразователя 20 становится больше О, 1 U „, компаратор 2 1 срабатывает, триггер 23 устанавливается в нулевое состояние, тем самым запре- щая прохождение тактовых импульсов ь через элемент И 24 на вычитающий вход счетчика 27 импульсов, На его выходе формируется двоичный код, эквивалентный длительности измеряемого импульсного воздействия на уровне 0;1 U ia, Формула изобретения

Устройство для измерения длительности импульсных сигналов, содержащее последовательно соединенные регистр подбора цифрового эквивалента, цифроаналоговый преобразователь и первый компаратор, а также генератор импульсов, второй компаратор, счетчик импульсов, усилитель, триггер, шесть элементов И, элемент ИЛИ-НЕ и реверсивный регистр сдвига, первый и второй входы управления которого соединены соответственно с прямым и инверсным выходами первого компаратора, а тактовый вход соединен с выходом элемента ИЛИ-НЕ, причем выходы реверсивного регистра сдвига соответственно соединены с первыми входами первых пяти элементов И, вторые входы которых соединены между собой, кроме входа пятого элемента И, и соединены с выходом генератора. импульсов и первым входом элемента ИЛИ-НЕ, второй вход которого соединен с выходом пятого элемента И, а третий вход — с выходом последнего разряда реверсивного регистра сдвига, при этом второи вход пятого элемента И соединен с инверсным выходом первого комнаратора а выходы первого, второго, третьего и четвертого элементов И соединены с соответствующими счетными входами регистра подбора цифрового эквивалента, выход цифроаналогового преобразователя соединен с вторым входом первого компаратора, а через усилитель — с первым входом второго компаратора, второй вход которого соединен с первым входом первого компара1383210 пульсов.

Составитель Н.Кринов

Редактор Н,Тупица Техред A.Кравчу

Корректор И.Эрдейи

Заказ 1289/40 Тираж 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 тора и шиной входного сигнала, а выход второго компаратора соединен с

R-входом триггера, причем выход триггера соединен с первым входом шестого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход соединен с суммирующим входом счетчика импульсов, о т л и ч а ю— щ е е с я тем, что, с целью повМшения точности измерения, в него введены элемент ИЛИ, формирователь короткого импульса, оперативное запоминающее устройство, счетчик импульсов, регистр подбора цифрового эквивалента, цифроаналоговый преобразователь, триггер, элемент И, компаратор, первый вход которого соединен с выходом усилителя, а второй вход — с выходом дополнительного цифроаналогового пре- 20 образователя, выход дополнительного триггера соединен с первым входом дополнительного элемента И, второй вход которого соединен с выходом генератора импульсов, à R-вход дополнительно- 25 го триггера соединен с выходом дополнительного компаратора, причем D-входы обоих триггеров соединеиы с источником логической единицы, а тактовый вход дополнительного триггера соединен с входом формирователя короткого импульса и с выходом второго компаратора, выходы первых четырех элементов И соединены с информационными входами оперативного запоминающего устройства, причем первый информационный вход соединен с тактовым входом триггера, а управляющий вход оперативного запоминающего устройства соединен с прямым выходом триггера, при этом адресная шина оперативного запоминающего устройства соединена с выходом дополнительного счетчика импульсов, тактовый вход которого соединен с выходом элемента ИЛИ, установочный вход — с выходом формирователя короткого импульса, а выходы оперативного запоминающего устройства сеединены с соответствующими счетными входами дополнительного регистра подбора цифрового эквивалента, выходы которого соединены с входами дополнительного цифроаналогового преобразователя, первый вход элемента ИЛИ соединен с выходом шестого элемента И, второй его вход соединен с выходом дополнительного элемента И и вычитающим входом счетчика импульсов, а третий вход соединен с выходом переполнения дополнительного счетчика им