Сумматор в знакоразрядной позиционно-остаточной системе счисления

Сумматор в знакоразрядной позиционно-остаточной системе счисления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах высокого быстродействия. Целью изобретения является сокращение аппаратурных затрат. Это достигается за счет сокращения избыточности в представлении операндов и результатов кодом системы счисления остаточных классов. Сокращение избыточности в

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (19) (И) (я) 4 G 06 F 7/72 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4084822/24-24 (22) 04.07.86 (46) 23.03.88. Бюл. У 11 (72) А.В.Алексеев, А.В.Бондаренко, В.Г.Евстигнеев, В.А.Куракин и А.И.Силаев .(53) 681.3(088.8) (56) Авторское свидетельство СССР

В 1188731, кл. G 06 F 7/49, 1984.

Авторское свидетельство СССР

Ф 1236473, кл. С 06 F 7/72, 1984.

Авторское свидетельство СССР

У 1285468, кл. G 06 F 7/72, 1985. (54) СУММАТОР В ЗНАКОРАЗРЯДНОЙ ПОЗИЦИОННО-ОСТАТОЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах высокого быстродействия. Целью изобретения является сокращение. аппаратурных затрат. Это достигается за счет сокращения избыточности в представлении операндов и результатов кодом системы счисления остаточных классов. Сокращение избыточности в

1383349

5, 10

25

40 представлении операндов и результата достигается другим методом ввода знака для кодирования цифры, позволяющей сократить диапазон ее представления и использовать новый алгоритм алгебраического сложения в энакоразрядной позиционно-остаточной системе счисления и новые аппаратносхемные решения. Исходя из этого, сумматор в знакоразрядной позиционно-остаточной системе счисления, содержащий группы дешифраторов .1, 2, Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин высокого быстродействия, в частности в системах автоматизированного управления и цифровой обработки сигналов.

Цель изобретения — сокращение аппаратурных затрат.

Особенностью технического решения является реализация нового алгоритма алгебраического суммирования в знакораэрядной позиционно-остаточной системе счисления, основанного на оригинальном методе введения знака.

На фиг.1 представлена схема сумматора в знакоразрядной позиционно-остаточной системе счисления; на фиг.2схема блока сравнения слагаемых с набором констант; на фиг. 3 — схема блока. задания вида операции;на фиг.4схема блока формирования сигналов переноса; на фиг.5 — схема блока срав.нения промежуточной суммы с набором констант; на фиг.6 — схема блока формирования знака; на фиг.7 — схема сумматора по модулю три; на фиг.8— схема блока шифрации суммы для модуля три.

Сумматор в знакоразрядной позиционно-остаточной системе счисления (фиг.1) содержит первую и вторую группы из 4 дешифраторов 1 и 2, блок

3 сравнения слагаемых с набором констант, группу из 4 матриц 4 элементов И, группу из шифраторов 5 сло жения, группу из шифраторов 6 вычитания, группу.из 1 коммутаторов 7, группу матриц 4 элементов И, группу шифраторов 5 сложения, группу блоков !

О шифрации суммы, блок 11 сравнения промежуточной суммы с набором констант и блок 9 формирования сигналов переноса, содержит блок 3 сравнения слагаемых с набором констант, группу шифраторов 6 вычитания, группу коммутаторов 7, блок 8 задания вида операции и блок 12. формирования знака с соответствующими связями.

5 з.п. ф-лы, 8 ил. блок 8 задания вида операции, блок

9 формирования сигналов переноса, группу из 1 блоков 10 шифрации суммы, блок 11 сравнения промежуточной суммы с набором констант, блок 12 формирования знака, вход 13 первого слагаемого сумматора, вход 14 второго слагаемого сумматора, вход 15 знака первого слагаемого сумматора, вход 16 знака второго слагаемого сумматора, входы 17, 18 и 19 соответственно отрицательного, нулевого и положительного переносов сумматора, выход 20

15 суммы сумматора, выход 21 знака сумматора, выходы 22, 23 и 24 соответственно отрицательного, нулевого и положительного переносов сумматора, первую 25, вторую 26 .и третью 27 группы выходов блока 3 сравнения слагаемых с набором констант, первую 28, вторую 29 и третью 30 группы выходов блока 8 задания вида операции, zpynny 31 выходов блока 9 формирования сигналов переноса, вторую группу

32 выходов блока 11 сравнения промежуточной суммы с набором констант.

Блок 3 сравнения слагаемых с набором констант (фиг.2) содержит дешифраторы 33 и 34, первый 35 и второй 36 элементы ИЛИ, первый 37 и второй 38 элементы НЕ, первый 39, второй 40, третий 41, четвертый 42, пятый 43, шестой 44 и седьмой 45 элементы И; третий элемент ИЛИ 46, восьмой 47 и девятый 48 элементы И, четвертый элемент ИЛИ 49, десятый 50, одиннадцатый 51, двенадцатый 52, тринадцатый 53.элементы И, пятый элемент ИЛИ 54, четырнадцатый элемент

1383349

45

55

И 55,первую 56 и вторую 57 группы входов с первого по четвертый выходы 58-61 первой группы 25 выходов блока 3, с первого по четвертый выходы 62-65 второй группы 26 выходов блока 3, с первого,по шестой выходы 66-71 третьей группы 27 выходов блока 3. Дешифраторы 33 и 34 преобразуют код системы остаточных классов в унитарный код. Наиболее целесообразна реализация блока 3 в виде одной программируемой логической матрицы (ПЛИ).

Блок 8 задания вида операции (фиг.3) содержит первый 72 и второй

73 элементы НЕ, первый 74, второй 75, третий 76, четвертый 77, пятый 78 и шестой 79 . элементы И,первый 80, второй 81, третий 82, четвертый 83 и пятый 84 элементы ИЛИ, третий элемент НЕ 85, седьмой 86, восьмой

87, девятый 88 элементы И, шестой элемент ИЛИ 89, четвертый 90, пятый

91 и шестой 92 элементы НЕ, десятый элемент И 93, первый 94 и второй 95 входы группы блока 8, первый 96 и второй 97 входы блока 8, третий 98, четвертый 99, пятый 100 и шестой 101 входы группы блока 8, с первого по третий выходы 102-104 первой группы

28 выходов блока 8, второй, выход 105 третьей группы 30 выходов блока 8, пврвый 106 и второй 107 выходы второй группы 29 выходов блока 8, первый выход 108 третьей группы 30 выходов блока 8. Наиболее целесообразна реализация блока 8 в виде одной программируемой логической матрицы.

Блок 9 формирования сигналов переноса (фиг.4) содержит дешифратор 109, первый 110 :âòîðîé 111,третий 112,. четвертый 1!3, пятый 114 элемейты

ИЛИ, первый элемент НЕ 115, шестой элемент ИЛИ 116, второй 117, третий

118 и четвертый 119 элементы НЕ, первый элемент И 120, пятый 121 и шестой 122 элементы НЕ, второй 123, третий 124, четвертый 125, пятый 126, шестой 127 и седьмой 128 элементы И, седьмой элемент ИЛИ 129, восьмой 130, девятый 131 десятый 132 и одиннадцатый 133 элементы И, восьмой 134, девятый 135 и десятый 136 элементы

ИЛИ, седьмой элемент НЕ 137, одиннадцатый 138, двенадцатый 139 и тринадцатый 140 элементы ИЛИ, двенадцатый элемент И 141, четырнадцатый эле" мент ИЛИ 142, тринадцатый 143, четыр5

1О

f5

35 надцатый 144, и пятнадцатый 145 элементы И, восьмой элемент HE 146, третий 147 и второй 148 входы четвертой группы блока 9, первую группу

149 входов блока 9, четвертый 150, третий 151, первый 152 и второй 153 входы второй группы блока 9, второй

154 и первый 155 входы третьей группы блока 9, первый вход 156 четвертой группы блока 9, с первого по третий выходы 157-159 группы 31 выходов блока 9, первый 160 и второй 161 выходы блока 9, четвертый выход 162 группы 31 выходов блока 9, третий выход 163 блока 9, пятый 164, шестой

165 иседьмой 166 выходы группы 31 выходов блока 9.

Дешифратор 109 преобразует код системы остаточных классов в унитарный код.

Наиболее целесообразна реализация блока 9 в виде одной программируемой логической матрицы.

Блок 11 сравнения промежуточной суммы с набором констант (фиг.5) содержит первый 167 и второй 168 элементы НЕ, первый 169, второй 170, третий 171, четвертый 172 элементы

И, первый элемент ИЛИ 173, третий

174, четвертый 175, пятый 176 и шестой 177 элементы НЕ, второй 178, третий 179 и четвертый 180 элементы

ИЛИ, седьмой элемент НЕ 181, пятый

182, шестой 183 и седьмой 184 элементы И, восьмой 185 и девятый 186 элементы НЕ,восьмой 187,девятый 188, десятый 189 и одиннадцатый 190 элементы И, пятый элемент ИЛИ. 191, двенадцатый 192, тринадцатый 193, четырнадцатый 194, пятнадцатый 195 и шестнадцатый 196 элементы И, шестой элемент ИЛИ 197, семнадцатый 198, восемнадцатый 199, девятнадцатый 200, двадцатый 201, двадцать первый 202, двадцать второй 203 и двадцать третий 204. элементы И, седьмой элемент

ИЛИ 205, двадцать четвертый 206, двадцать пятый 207 и двадцать шестой

208 элементы И, восьмой элемент ИЛИ

209, двадцать седьмой элемент И 210 девятый элемент ИЛИ 211, двадцать восьмой 212, двадцать девятый 213, тридцатый 214,|тридцать первый 215, тридцать второй 216, тридцать третий

217 и тридцать четвертый 218 элементы И, десятый элемент КПИ 219, трид цать пятый 220, тридцать шестой 221 первой группы блока 12, второй вход

300 пятой группы блока 12, Наиболее целесообразна реализа5 ция блока 12 формирования знака в виде одной программируемой логической матрицы.

Схема сумматора по модулю три (фиг.7) содержит элементы И 301 мат10 рицы 4, элементы ИЛИ 302 шифратора

5 сложения, элементы ИЛИ 303 шифратора 6 вычитания.

Схема блока 10 шифрации суммы (фиг.8)содержит элементы И 304 и элементы ИЛИ 305.

Дешифраторы 1 и 2 группы преобра-. зуют двоичный код в унитарный.

В основу работы устройства положен следующий алгоритм.

20 !

Пусть на и-разрядное устройство для алгебраического сложения, выполненное в знакоразрядной системе счисления с позиционно-остаточным кодированием, поступают два операнда А и В, представленные в форме с фиксированной запятой, а результат операции равен

С, т.е. и

А = +(sign а;)). )а;) ).r ((1)

I и

В =+(sign Ь;)1 )Ъ;() r (2)

jul и

С = Q(sign с; II )с;)) ° r (3) !

35 где sign а;,sign Ъ; и sign с; - знак i-й r-ичной цифры операндов

А и В и результата С соответ40 ственно;

)а;(, b;) (с;! — абсолютное значение i-й цифры операндов А, В и результата С

45 соответственно;

11 — операция конкатенации (сцепления);

r — основание систе50 мы счисления (r >)-2). предполагается положительным целым числом вида «=4 К, 1 1, В общем случае это ограничение, не являясь обязательным, приводит к упрощению устройства.

5 1 383349 и тридцать седьмой 222 элементы И, одиннадцатый элемент ИЛИ 223, тридцать восьмой элемент И 224, двенадцатый элемент ИЛИ 225, тридцать девятый 226 и сороковой 227 элементы

И, третий 228 и четвертый 229 входы блока 1) четвертый 230 и седьмой

231 входы первой группы блока 11, первый 232 и четвертый 233 входы второй группы блока ll, третий вход

234 третьей группы блока 11, второй

235 и шестой 236 входы первой группы блока 11, первый 237 и второй 238 входы блока 11, третий 239 и пятый 240 входы. первой группы блока

11, первый 241 и второй 242 входы третьей группы блока ll, первый вход

243 первой группы блока 11, с первого по пятый выходы 244-248 второй группы 32 выходов блока 1), первый

249, второй 250, третий 251, четвертый 252, пятый 253, восьмой 254, сецьмой 255, девятый 256 и шестой

257 выходы первой группы блока 11.

Наиболее целесообразна реализация блока 1) в виде одной программируемой логической матрицы.

Блок 12 формирования знака (фиг.6) содержит первый 258, второй 259 и третий 260 элементы ИЛИ, первый 261 и второй 262 элементы И, четвертый . 263 и пятый 264 элементы ИЛИ, третий 265 и четвертый 266 элементы.И, первый 267 и второй 268 элементы НЕ, пятый 269, шестой 270, седьмой 271, восьмой 272, девятый 273, десятый

274, одиннадцатый 275, двенадцатый

276, тринадцатый 277 и четырнадца-. тый 278 элементы И, шестой элемент

ИЛИ 279, третий вход 280 пятой группы блока 12, первый вход 281 третьей группы блока 12, второй вход 282 первой группы блока 12, третий вход 283 блока 12, второй вход 284 третьей группы блока 12, второй вход 285 второй группы блока 12, пятый вход

286 пятой группы блока 12, шестой

287 и второй 288 входы четвертой группы блока 12, первый вход 289 первой группы блока 12, первый 290 и второй 291 входы блока 12, третий

292 и пятый 293 входы четвертой группы блока )2, четвертый вход 294 пятой группы блока 12, первый вход

295 четвертой группы блока 12, первый вход 296 пятой группы блока .12Ä 297 блока 12, третий 298 и четвертый 299 входы

Основание системы счисления r

1383349

Диапазон изменения r-ичных цифр предполагается:

1а;1, Ib, I, tc;! F- (0,1,...,г/2+1).

Знаки операндов и результата при5 надлежат множеству, иэ нуля и единицы, т.е.

sign а;, sign Ь;, sign c;< (О,II

Если r-ичная цифра положительна, то в знаковом разряде записывается нуль, если отрицательна, то в знаковом разряде записывается единица.

Цифра в r-ичной системе и само основание r представляются кодом системы счисления остаточных классов (ССОК) по совокупности модулей таких, что

1 c P< a ... (Р

P .П Р

j@< 3 (r/2 + 3) в виде:

Ia;I = (к,,...,.ecq);

lb; I = (p< i ° ° pq ); (с;1 = (,,..., ), (r< 9 ° ° ° Фr )

25 где а6,, ;, r> — наименьшие неотрицательные вычеты по модулям Р; ССОК.

20 (1)Р1, если ys л y„hy„=l (5.1) 50 (Ц+1)Р;, если уб л у„лу„=l (5,2) (Д;-l)P,, если.у,лу<,л у„=l (5.3) (r; — фР1, если у л у„=:1 (5.4) (г -< ;+1® если у л у„ l (5.5) (r;- ;-1)Р1,если У л y, если у. л y« =l (5.7) (О-Д;+1)Р;, если у л у« =1 (5.8) (О-Р -1)P>, если y9 h y« =1 (5.9),, — у„- логические функции. где у

Условия формирования сигнала переноса в следующий (i-1) r-ичный разряде

w; =1, если (а; +Ь;) (г/2+1) сч, =1, если (а;+Ь;) I а (r/2+1)

w. =1, если (а;+Ъ;) < -(r/2+1).

Для каждого i-ro разряда устрой,ства для алгебраического сложения по всем модулям ССОК вычисления производятся параллельно по идентичным алгоритмам в два такта. 40

В первом такте вычисляется промежуточная сумма (06;+ 1)Р;, если у, =1 (4.1) (r; -1) Р, если у =l (4.2)

2) Р если уэ =1 (4 ° 3) о, - ;)Р,, если уа =1 (4 ° 4)

Во втором такте вычисляется сам результат

Из выражений для г; видно, .что для управления работой сумматора требуется девять управляющих сигналов, а сумматор по каждому иэ оснований

ССОК должен формироватв девять различных значений суммы, одно иэ которых с помощью соответствующего управляющего сигнала передается на выход устройства. Однако получающаяся при этом аппаратурная избыточность может быть уменьшена соответствующим выбором оснований CCOK. к

Для r = 2 (k=1,2...) по основанию Р, необходимо формировать шесть сумм, а по остальным основаниям—

К девять сумм, в случае r=lO по основаниям Р, и Р необходимо формировать шесть сумм, а по остальным основаниям девять сумм.

Сумматор в знакоразрядной позиционно-остаточной системе счисления работает следующим образом.

Абсолютные значения операндов а и

Ь поступают соответственно на первую и вторую группы дешифраторов

1 и 2, выходы которых соединены с соответствующими входами группы матриц

4 элементов И и соответствующими входами блока 3.

Разводка выходов элементов И каждой матрицы 4 элементов И группы выполнена таким образом, что на выходах шифраторов 5 и 6 групп формируется промежуточная сумма .в соотве .ствии с формулами (4. 1) и (4.4) .

Значения промежуточной суммы пос3 тупают на первую и вторую группы информационных входов )-ro крммутатора

7 группы. Третья и четвертая группы информационных входов коммутаторов 7 являются соответственно входами пер" вых и вторых констант, определяемых формулами (4.2) и (4.3).

Блок 3 (фиг.2) предназначен для анализа расположения операндов на числовой оси. Входными сигналами блока 3 являются r-ичные цифры а;I и

jb,j операндов, поступающие соответственно на дешифраторы 33 и 34. На выходы 58-61, 62-71 блока,З выдаются соответственно логические функции

«spy злу я5ф gy srj яв и ло гические переменные хю < хб < х < x 8 х,д, х«, поступающие в блоки 8, 9, ll и 12.

Блок 8 (фиг.3) предназначен для формирования логических функций у,, у, у, у, необходимых для выбора

1383349

)0 одного из четырех значений ;, а также логических функций к9, z «, z 4 . Входными сигналами блока 8 являк>тся знаки операндов и логические переменные х, х, х „ х, х, х, . ю

ЛО г ич ес к ие функ ции уl,,y j y 9 у4 выдаются на выходы 108, 107, 106 и

105 блока 8. Логические функции z9, z,11 j z « Выдаются на выходы 102 — )0

104 блока 8.

Значения промежуточной суммы с выходов группы коммутаторов 7 поступают на соответствующие группы информационных ВХОДОВ шифратОрОВ 10 группы )5 и первую группу входов блока 9 формирования сигналов переноса.

Блок 9 формирования сигналов переноса (фиг.4) предназначен для формирования сигналов переноса в следую- 20

+1 -1 щий старший r-ичный разряд w; о логических функций Н4, Н, Нб, Н... H « и логических функций у„, у „, Входными сигналами блока 9 формирования сигналов переноса являются 25 логические функции z,, z » г4, я9, z ю, я 11, к 1, В, .Сигналы переноса w,,v;, w ; выдаются на выходы 163, )60 и 161 блока 9 формирова" ния сигналов переноса и с них на вы- 30 ходы 22 — 24 сумматора. Логические функции Н4 ° Н » Н, Н д, Н,4 выдаются на выходы 158, 157, 159, 165,164 блока 9 формирования сигналов переноса. Логические функции У1о H у11 IJbl 35 даются на выходы 162 и 166 блока 9 формирования сигналов переноса, с которых поступают в блоки 11 и 12.

)3лок ll (фиг.5)предназначен для 40 формирования-девяти сигналов управления, используемых для выбора одного из девяти значений gj а также . логических функций z« j z, в з, 1 1 16 Входными сигналами блока 45

11 являются знаки операндов, логичес-.

KHP ФУНКЦИИ Z j 8 Z9j Z О Z14 э

Н4, Н, Нб, Н19 j H«j y„j y„ налы переносов из младшего г-ичного

1 раз) яда v;. v, . На выходах шифраторов 10 по формулам (5.1)-(5.9) формируется значение g. представляющее собой результат алгебраического сложения по соответствующему модулю ССОК.

Знак результата операции алгебраического сложения вычисляется блоком 12 формирования знака на основе.сигналов, полученных с блоков 3, 8, 9 и 11 сумматора, т.е. логических функЦИИ Zgj Z6 j ZIj ZJl j Zla Ю Е11 j Z12 j

«Е19 j zl51 246j Н4Ф Н,У H6 ° Н Э Н14Э у, у, сигналов переноса из младше1 о го r-ичного разряда w „, v; „, сигналов переноса в старший r-ичный разо ряд ч,, v . Знак с выхода блока 12 поступает на выход 2) сумматора.

Формула изобретения

1. Сумматор в знакоразрядной позиционно-остаточной системе счисления, содержащий две группы дешифраторов, группу матриц элементов И, группу шифраторов сложения, группу блоков шифрации суммы, блок формирования сигналов переноса и блок сравнения промежуточной суммы с набором констант, причем входы первого и второго слагаемых сумматора соединены соответственно с входами дешифраторов первой и второй групп, выходы

j-х дешифраторов первой.и второй групп (j=l-, — количество модулей системы остаточных классов) соединены соответственно с первыми и вторыми входами элементов И j-й матрицы группы, выходы элементов И которой соединены с входами j-ro шифратора сложения группы, первый, второй и третий выходы блока формирования переносов являются соответственно выходами отрицательного, нулевого и положительного переноса сумматора, входы отрицательного и положительного переноса которого соединены соответственно с первым и вторым входами блока сравнения промежуточной суммы с набором констант, группа выходов блока формирования сигналов переноса соединена с первой группой входов блока сравнения промежуточной суммы с набором констант, первая группа выходов которого соединена с входами разрешения группы блоков шифрации суммы группы, выходы которых являю .-ся выходом суммы сумматора, о т л ич а ю шийся тем, что, с целью сокращения аппаратурных затрат, он содержит блок сравнения слагаемых с набором констант, блок задания вида операции, блок формирования знака, группу шифраторов вычитания и группу коммутаторов, причем выходы дешифраторов первой и второй групп соединены соответственно с первой и второй группами входов блока сравнения сла1383349

12 гаемых с набором констант, входы первой группы блока формирования сигналов переноса соединены соответственно с выходами коммутаторов группы, 5 первый, второй, третий и четвертый информационные входы j-ro коммутатора группы соединены соответственно с выходом j-го шифратора сложения группы, j-го шифратора вычитания группы, с j-м входом первой константы группы сумматора и с j-м входом второй константы группы сумматора, входы соответствующих шифраторов сложения группы и шифраторов вычитания группы объединены, вход знака первого слагаемого сумматора соединен с первым входом блока задания вида операции и с третьим входом блока сравнения промежуточной суммы с набором - 2p констант, вход знака второго слагаемого сумматора соединен с вторым входом блока задания вида операции и четвертым входом блока сравнения промежуточной суммы с набором констант, входы отрицательного и нулевого переносов сумматора соединены соответственно с первым и вторым входами блока формирования знака, третий и четвертый входы которого соединены соответственно с вторым и третьим выходами блока формирования сигнала переноса, вторая группа входов которого соединена с первой группой выходов блока сравнения слагаемых с набором констант, вторая группа выходов которого соединена с второй группой входов блока сравнения промежуточной суммы с набором констант и первой группой входов бло- 4О ка формирования знака, выход которого является выходом знака сумматора, третья группа выходов блока сравнения слагаемых с набором констант соединена с группой входов блока задания вида операции, первая группа выходов которого соединена с третьей группой входов блока формирования сигналов переноса, с третьей группой входов блока сравнения промежуточной

50 суммы с набором констант и второй группой входов блока формирования знака, третья группа входов которого . соединена с второй группой выходов блока задания вида операции, вторая и третья группы выходов которого сое- 55 динены с управляющими входами коммутаторов группы, группа выходов блока формирования сигналов переноса соединена с четвертой группой входов блока формирования знака, пятая группа входов которого соединена с четвертой группой входов блока формирования сигналов переноса и второй группой выходов блока сравнения промежуточной суммы с набором констант.

2. Сумматор по п.1, о т л и ч аю шийся тем, что блок сравнения слагаемых с набором констант содержит два дешифратора, пять элементов

ИЛИ, четырнадцать элементов И, два элемента НЕ, причем входы первого. и второго дешифраторов являются соответственно входами первой и второй групп блока, первые входы девятого и четырнадцатого элементов И, третий выход третьей группы блока объединены между собой и подключены к первому выходу первого дешифратора, вторые входы восьмого и четырнадцатого элементов И, четвертый выход третьей группы блока объединены между собой и подключены к первому выходу второго дешифратора, второй выход первого дешифратора соединен с первым входом восьмого элемента И, второй выход второго дешифратора соединен с вторым входом девятого элемента И, выходы восьмого и девятого элементов И соединены соответственно с первым и вторым входами четвертого элемента ИЛИ, выход которого явля-, ется вторым выходом второй группы блока, выходы с третьего по (r/4-2)-й первого и второго дешифраторов соединены соответственно с входами с первого по (r/4 — 4)-й первого и второго элементов ИЛИ, первый вход тринадцатого элемента И, (r/4 — 3)-й вход первого элемента ИЛИ объединены между собой и подключены к (т/4-1)му выходу первого дешифратора, первые входы седьмого и одиннадцатого элементов И, (r/4-2)-й вход первого элемента ИЛИ объединены между собой и подключены к r/4-му выходу первого дешифратора, первые входы пятого, десятого элементов И, (r/4-1)-й вход первого элемента ИЛИ, первый выход третьей группы блока (r — основание системы счисления) объединены между собой и подключены к (r/4+1)-му выходу первого дешифратора, первые входы шестого, двенадцатого элементов И, (r/4)-й вход первого элемента ИЛИ, второй выход третьей группы блока объединены между собой и под"

49

13 13833 ключены к (r/4+2)-му выходу первого дешифратора, первые входы первого и четвертого элементов И, вход первого элемента НЕ объединены между собой

5 и подключены к выходу первого элемента ИЛИ, первые входы второго и третьего элементов И объединены между собой и подключены к выходу первого элемента НЕ, второй вход двенадца- lp того элемента И, (r/4-3)-й вход второго элемента ИЛИ объединены между собой и подключены к (r/4-1)-му выходу второго дешифратора, вторые входы шестого десятогo элементов И, (r/4-2)-й вход второго элемента ИЛИ объединены между собой и подключены к r/4-му выходу второго дешифратора, вторые входы пятого и одиннадцатого элементов И, (r/4-1)-й вход второго 20 элемента ИЛИ, шестой выход третьей группы блока объединены между собой и подключены к (r/4+1)-му выходу второго дешифратора, вторые входы седьмого и тринадцатого элементов И, 25

r/4-й вход второго элемента ИЛИ, пятый выход третьей группы блока объединены между собой и подключены к

{г/4+2) — ìó выходу второго дешифратора, вторые входы первого и третьего 3р элементов И, вход второго элемента

НЕ объединены между собой и подключены к выходу второго элемента ИЛИ, вторые входы второго и четвертого элементов И объединены между собой

35 и подключены к выходу второго эле" мента НЕ, выходы первого, второго, третьего и четвертого элементов И являются соответственно первым, вторым, третьим и четвертым выходами 4р первой группы блока, первый, второй и третий входы третьего элемента ИЛИ соединены соответственно с выходами пятого, шестого и седьмого элементов

И, первый, второй, третий и четвер- 45 тый входы пятого элемента ИЛИ соединены соответственно с выходами десятоro., одиннадцатого, двенадцатого и тринадцатого элементов И, выходы третьего, пятого элементов ИЛИ, четырнадцатого элемента И являются соответственно первым, третьим и четвертым выходами второй группы блока.

3. Сумматор по п.l о т л и ч аю ш и и с я тем, что блок.. задания вида операции содержит шесть элементов НЕ, шесть элементов ИЛИ и десять элементов И, причем третий вход первого элемента И, второй вход второго элемента И объединены между собой и являются первым входом группы блока, четвертый вход первого элемента И, первый вход второго элемента И, третьи входы седьмого и девятого элементов И объединены между собой и являются пятым входом группы блока, первый вход первого элемента И, второй вход четвертого элемента И, первый вход шестого элемента И объединены между собой и подключены к выходу первого элемента НЕ, второй вход первого элемента И, третий вход четвертого элемента И, второй вход пятого элемента И, вход второго элемента НЕ объединены между собой и являются вторым входом блока, третий вход второго элемента И, первый вход третьего элемента И, первый вход пятого элемента И, вход первого элемента НЕ объединены между собой и являются первым входом блока, четвертый вход второго элемента И, вторые входы третьего и шестого элементов И объединены между собой и подключены к выходу второго элемента НЕ, третий вход третьего. элемента И, первый вход четвертого элемента И объединены между собой и являются вторым входом группы блока, четвертые входы третьего и четвертого элементов И, вторые входы седьмого и восьмого элементов

И объединены между собой и являются третьим входом группы блока, первые входы первого и четвертого элементов

ИЛИ объединены между собой и подключены к выходу первого элемента И, второй вход четвертого элемента ИЛИ, первый вход второго элемента ИЛИ объединены между собой и подключены к выходу второго элемента И, третий вход четвертоro элемента ИЛИ, второй вход первого элемента ИЛИ объединены между собой и подключены к выходу третьего элемента И, четвертый вход четвертого элемента ИЛИ соединен с выходом третьего элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами пятого и шестого элементов И, пятый вход четвертого элемента ИЛИ, второй вход второго элемента ИЛИ соединены между собой и подключены к выходу четвертого элемента И, выходы первого и .второго элементов ИЛИ являются соответственно первым и вторым выходами первой группы блока, первый вход десятого элемента И, вход третьего элемен138

10

15 та НЕ, первые входы седьмого, восьмого и девятого элементов И объединены между собой и подключены к выходу четвертого элемента ИЛИ,второй, третий, четвертый входы десятого элемента И соединены соответственно с выходами четвертого, пятого и шестого элементов НЕ, первый вход пятого элемента ИЛИ, вход четвертого. элемента НЕ, первый выход второй группы блока объединены между собой и подключены к выходу седьмого эле.мента И, второй вход пятого элемента

ИЛИ, первый вход шестого элемента

ИЛИ, вход пятого элемента НЕ объединены между собой и подключены к выходу восьмого элемента И, третий вход пятого элемента ИЛИ, второй вход шестого элемента ИЛИ, вход шестого элемента НЕ объединены между собой и подключены к выходу девятого элемента И, третий вход восьмого элемента

И, второй вход девятого элемента И являются соответственно шестым и четвертым входами группы блока, выход .пятого элемента ИЛИ является соответственно третьим выходом первой группы блока, выходы третьего элемента НЕ, десятого элемента И, шестого элемента ИЛИ являются соответственно вторым и первым выходами третьей группы блока, вторым выходОм вторбй группы блока.

4. Сумматор . по п.1, .о т л и ч аю шийся тем, что блок формирования сигналов переноса содержит дешифратор, пятнадцать элементов И, четырнадцать элементов ИЛИ, восемь элементов НЕ, причем вход дешифратора является первой группой входов блока, первый выход и группа выходов с (r/4+2)-ro по (P — r/4-2)-й дешифратора (P — диапаэон системы остаточных классов) подключены к входам первого элемента ИЛИ, группа выходов, дешифратора с второго по (Р— r/2- 2)-й подключена к входам второго элемента ИЛИ, с (P — r/2-1)-го по (P — r/2+1)-й выходы дешифратора подключены к входам третьего элемента

ИЛИ, группа выходов дешифратора с (P - г/2+2)-ro по (r/4+I)-й подключена к входам четвертого элемента

ИЛИ, вход третьего элемента НЕ соединен с (P — r/2-3)-м входом второго элемента ИЛИ, второй выход группы блока, вход шестого элемента НЕ, второй вход тринадцатого элемента ИЛИ, 3349 16 первый вход третьего элемента ИЛИ объединены между собой, первый выход группы блока соединен с вторым входом третьего элемента ИЛИ, третий выход группы блока, вход пятого элемента НЕ, третий вход третьего элемента ИЛИ объединены между собой, вход второго элемента НЕ соединен с первым входом четвертого элемента

ИЛИ, первый вход пятого элемента ИЛИ соединен с выходом второго элемента

ИЛИ, второй вход пятого элемента ИЛИ, вход первого элемента НЕ объединены между собой и подключены к выходу третьего элемента ИЛИ, третий вход пятого элемента ИЛИ, первый вход шестого элемента ИЛИ объединены между собой и подключены к выходу четвертого элемента ИЛИ, второй вход шестого элемента ИЛИ соединен с выходом первого элемента ИЛИ, первые входы второго, третьего, четвертого, пятого элементов И объединены между собой и подключены к выходу пятого элемента ИЛИ, вторые входы второго и третьего элементов И, первый вход шестого элемента И объединены между собой и подключены к третьему входу четвертой группы блока, вторые входы четвертого, пятого элементов И, первый вход седьмого элемента И объединены между собой и подключены к второму входу четвертой группы блока, третьи входы второго, четвертого элементов

И, второй вход восьмого элемента И объединены между собой и подключены к четвертому входу второй группы блока, третьи входы третьего и пято40 ro элементов И, второй вход девятого элемента И объединены между собой и подключены к третьему входу второй группы блока, вторые входы шестого и седьмого элементов И, первый вход

45 седьмого элемента ИЛИ объединены между собой и подключены к первому входу второй группы блока, второй вход седьмого элемента ИЛИ подключен к второму входу второй группы блока, первый, второй, третий, четвертый входы одиннадцатого элемента ИЛИ соединены соответственно с выходами второго, третьего, шестого элементов И, первым входом третьей группы блока, первый вход четырнадцатого элемента

ИЛИ, первый выход блока объединены между собой и подключены к выходу одиннадцатого элемента ИЛИ, первый, второй, третий и четвертый входы две17

1383349

18 надцатого элемента ИЛИ соединены соответственно с выходами четвертого, пятого, седьмого элементов И, с вторым входом третьей группы блока, второй вход четырнадцатого элемента ИЛИ, третий выход блока объединены между собой и подключены к выходу двенадцатого элемента ИЛИ, четвертый выход группы блока, вход восьмого элемента

НЕ объединены между собой и подключены к выходу четырнадцатого элемента

ИЛИ, выход восьмого элемента НЕ является вторым выходом блока, первый и второй входы первого элемента И соединены соответственно с выходами первого и четвертого элементов НЕ, вход четвертого элемента НЕ, второй вход одиннадцатого элемента И объединен. между собой и подключены к выходу yg шестого элемента ИЛИ, второй вход десятого элемента И, первый вход одиннадцатого элемента И объединены между. собой и подключены к выходу седьмого элемента ИЛИ, первый вход десятого элемента И соединен с выходом первого элемента И, первый и третий входы восьмого элемента И соединены соответственно с выходами второ- . го и пятого элементов HE, a выход со- 30 единен с вторым входом девятого элемента ИЛИ, первый вход которого соединен с выходом одиннадцатого элемента И„ первый и третий входы девятого элемента И соединены соответственно с выходами шестого и третьего элементов НЕ, а выход девятого элемента И соединен с вторым входом десятого элемента ИЛИ, первый вход которого соединен с выходом десятого эле- 4р мента И, вторые входы тринадцатого, четырнадцатого, пятнадцатого элементов И объединены между собой и подключены к выходу двенадцатого элемента И, первый и второй входы которого соединены соответственно с выходом седьмого элемента НЕ и первым входом четвертой группы блока, вход седьмого элемента НЕ соединен с выходом восьмого элемента ИЛИ, первый и второй входы которого подключены соответственно к второму и первому входам третьей группы блока, выход девятого элемента ИЛИ соединен с первым входом тринадцатого элемента И,выход которого является пятым выходом груп-55 пы блока, первый вход тринадцатого элемента ИЛИ, первый вход четырнадцатопо элемента И объединены между собой и подключены к выходу десятого элемента ИЛИ, выход четырнадцатого элемента И является шестым выходом группы блока, выход тринадцатого элемента ИЛИ соединен с первым входом пятнадцатого элемента И, выход которого является седьмым выходом группы блока.

5. Сумматор по и.1, о т л и ч аю ш и и с я тем, что блок сравнения промежуточной суммы с набором констант содержит сорок элементов И, двенадцать элементов ИЛИ, девять элементов НЕ, причем первые входы седьмого, шестнадцатого, двадцать второго двадцать пятого, тридцать треть его, тридцать седьмого элементов И, -гретий выход второй группы блока объединены между собой и подключены к выходу первого элемента И, первый вход которого объединен с вторым входом третьего элемента И, входом первого элемента НЕ и подключен к третьему .входу блока, второй вход десятого элемента И, первые входы одиннадцатого, пятнадцатого, двадцать первого, двадцать шестого, тридцать четвертого, тридцать шестого элементов И, второй выход второй группы блока подключены к выходу второго элемента И, первый вход которого объединен с первым входом третьего элемента И и подключен к выходу второго элемента НЕ, вход которого объединен с вторым входом первого элемента И, первым входом четвертого элемента И и подключен к четвертому входу блока, вторые входы второго и четвертого элементов И объединены между собой и подключены к выходу первого элемента НЕ, четвертый выход второй группы блока, первый вход первого элемента ИЛИ, первый вход пятого элемента И, второй вход четырнадцатого элемента И, первые входы девятнадцатого, тридцать первого элементов И объединены между собой и подключены к выходу третьего элемента И, первый выход второй группы блока, вход третьего элемента НЕ, первый вход девятого элемента И объединены между собой и подключены к выходу первого элемента ИЛИ, второй вход двадцать третьего элемента И подключен к выходу третьего элемента

НЕ, пятый выход второй группы блока, первые входы шестого, тринадцатого, двадцатого, тридцать второго элемен49 20

19 13833 тов И, второй вход первого элемента

ИЛИ объединены между собой и подключены к выходу четвертого элемента И, вход восьмого элемента НЕ, второй вход восемнадцатого элемента И, пер5 вый вход двадцать восьмого элемента

И, второй вход сорокового элемента И объединены между собой и подключены к четвертому входу первой группы бла- 10 ка, вход девятого элемента НЕ, вторые входы двадцать девятого, три