Интерполятор

Интерполятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Цель изобретения - повьшение достоверности интерполяции при наличии одиночных искаженных отсчетов . Интерполятор содержит генератор 1 синхроимпульсов, блок задержки 2, двухпороговый компаратор 3, алгебраический сумматор 4, блок 5 коммутации, блок 6 аналоговой интерполяции , D-триггер 7, элемент И 8, вход 9, выход 10. При появлении искаженного входного значения, отклонение которого от соседнего превьппает допуск, установленный компаратором, оно заменяется усредненным значением, рассчитанным по соседним значениям. 1 ил. i (Л С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (su 4 О 06 6 7/30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

1:

1 Ы

4Ж@,:;1,, ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4085744/24-24 (22) 07.07.86 (46) 23.03.88. Бюл. В 11 (72) В.П. Марценюк,. О.А. Белоконь, В.И. Пилипчак и О.А. Пленсак (53) 681.3(088.8) (56) Авторское свидетельство СССР

У 885975, кл. G 06 G 7/30, 1980.

Авторское свидетельство СССР

Ф 1037286, кл. G 06 G 7/30, 1982.

„„SU„„1383405 A 1 (54) ИНТЕРПОЛЯТОР (57) Изобретение относится к вычислительной технике. Цель изобретения— повышение достоверности интерполяции при наличии одиночных искаженных отсчетов. Интерполятор содержит генератор 1 синхроимпульсов, блок задержки 2, двухпороговый компаратор 3, алгебраический сумматор 4, блок 5 коммутации, блок 6 аналоговой интерполяции, D-триггер 7, элемент И 8, вход 9, выход 10. При появлении искаженного входного значения, отклонение которого от соседнего превышает допуск, установленный компаратором, оно заменяется усредненным значением, Я рассчитанным по соседним значениям.

1 ил.

1 1383405 2

5

1О

Осипов

Корректор М. Максимишинец

Заказ 1298/50 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

„Подписное

Изобретение относится к вычислительной технике.

Цель изобретения — повышение достоверности интерполяции при наличии одиночных искаженных отсчетов.

На чертеже приведен предлагаемый интерполятор.

Интерполятор содержит генератор 1 синхроимпульсов, блок 2 задержки, @вухпороговый компаратор 3, алгебраический сумматор 4, блок 5 коммутации, блок 6 аналоговой интерполяции, D-триггер 7, элемент И 8, вход

9 и выход IO.

Йнтерполятор работает следующим

Образом.

В интерполяторе при наличии одиночных искаженных отсчетов обнаружение ошибок осуществляется путем определения приращения сигнала между

Двумя соседними отсчетами при послеДующем сравнении этого приращения с

Допустимым отклонением. Величина допустимого отклонения определяется исходя из максимально возможной скорости изменения входного сигнала. ЕсЛи приращение сигнала выше величины допустимого отклонения, отсчет считается искаженным и заменяется значе-. нием, рассчитанным по формуле интерполяционного многочлена степени N.

Ири этом используется m неискаженных

Отсчетов, предшествующих искаженноМу, и и отсчетов, следующих за искаженным.

На вход 9 с периодом Т поступают отсчеты сигнала, которые записываются в блок 2 задержки по переднему фронту синхроимпульсов. При появлении на основном выходе блока задержки искаженного отсчета разность между ним и соседним отсчетом превышает допусковую и на выходе компаратора 3 появляется сигнал логической единицы.

На инвертирующем выходе В-триггера также находится логическая единица до прихода следующего синхроимпульса. Поэтому элемент И„ воздействуя на блок 5 коммутации, подключает выход ацгебраического сумматора 4 к

Составитель Г„

50 входу блока 6, заменив искаженное входное значение на рассчитанное в алгебраическом сумматоре 4 по соседним, неискаженным значениям. Затем

D-триггер по переднему фронту синхроимпульса переводится в противоположное состояние, на выходе элемента

И 8 появляется нуль и основной выход блока 2 снова подключается к входу блока.б.

Формула изобретения

Интерполятор, содержащий блок задержки, вход которого является входом интерполятора, генератор синхроимпульсов, выход которого соединен с входами синхронизации блока задержки и блока аналоговой интерполяции, алгебраический сумматор, входы которого соединены с группой выходов блока задержки, а выход — .с первым информационным входом блока коммутации, выход которого соединен с информационным входом блока аналоговой интерполяции, выход которого является выходом интерполятора, о т л и— ч а ю шийся тем, что, с целью повышения достоверности интерполяции при наличии одиночных искаженных отсчетов, интерполятор содержит двухпороговый компаратор, D-триггер и элемент И, при этом основной выход блока задержки соединен с вторым информационным входом блока коммутации и первым входом двухпорогового компаратора, второй вход которого соединен с выходом группы выходов блока задержки, который характерйзуется задержкой, на один шаг большей, чем задержка по основному выходу блока задержки, выход двухпорогового компаратора соединен с информационным входом 0- триггера и первым входом элемента И, выход генератора синхроимпульсов соединен с синхронизирующим входом D-триггера, а его инверсный выход — с вторым входом элемента И, .выход которого соединен с управляющим входом блока коммутацид.

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4