Устройство для вычисления квадратного корня

Устройство для вычисления квадратного корня

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации Цель изобретения - повьшение быстродействия Предлагаемое устройство, состоящее из блока нормализации 1, мультиплексора 2, блока 3 вычисления группы старпгах разрядов и блоков вычисления четвертого 4, пятого 5 и шестого 6 разрядов , позволяет осуществить быстрое последовательное нахождение разрядов, начиная со старшего. Мультиплексор пропускает на блоки вычисления разрядов либо код с выхода нормализатора, либо этот же код, сдвинутый на один разряд вправо Блоки вычисления разрядов представляют собой логические матрицы Устройство позволяет без увеличения аппаратных затрат повысить быстродействие извлечения квадратного корня в 20 раз по сравнению с известным устройством 1 табл., 6 ил. i (Л

„„SU„, 1383411

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕС11У БЛИН (5D 4 G 06 F 7 552

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

" М

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕтЕНИя "1, Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

-н (21) 4169604/24-24 (22) 29,12,86 (46) 23.03,88. Бюл. В 11 (71) Московский инженерно- физический институт (72) В. И.Галкина и Ю.П.Фирстов (53) 681,325 (088.8) (56) Коуги П.М. Архитектура конвейерных ЭВМ./Пер,с англ.-M: Радио. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ (57) Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации. Цель изобретения — повышение быстродействия. Предлагаемое устройство, состоящее из блока нормализации 1, мультиплексора

2, блока 3 вычисления группы старших разрядов и блоков вычисления четвертого 4, пятого 5 и шестого 6 разрядов, позволяет осуществить быстрое последовательное нахождение разрядов, начиная со старшего. Мультиплексор пропускает на блоки вычисления разрядов либо код с выхода нормализатора, либо этот же код, сдвинутый на один разряд вправо. Блоки вычисления разрядов представляют собой логические матрицы. Устройство позволяет без увеличения аппаратных затрат повысить быстродействие извлечения квадратного корня в 20 раз по сравнению с известным устройством 1 табл., 6 ил.

138341 ) Изобретение относится к вычислительной технике и предназначено для .использования в распределенных многопроцессорных системах цифровой обра5 ботки сигналов.

Цель изобретения — повышение быстродействия.

На фиг,l представлена структурная схема предлагаемого устройства; на )0 фиг.2 — 5 — принципиальные схемы соответственно блока вычисления группы старших разрядов, блока вычисления четвертого разряда, блока вычисления пятого разряда и блока вычисления !5 шестого разряда; на фиг.б — одна из возможных схемных реализаций мультиплексора.

Устройство (фиг.l) содержит блок

1 нормализации> мультиплексор 2, 20 блок 3 вычйслепия группы старших разрядов, блоки 4-6 вычисления соответственно четвертого, пятого и шестого разрядов ° Кроме того, устройство (фиг.2-6) содержит элементы ИЛИ 7-25, 25 элементы И-26-55 и коммутаторы 56-59.

Устройство (фиг.)) предназначено для вычисления шести разрядного квадратного корня из двенадцати разрядного числа и функцио:нирует следующим 30 образом.

Блок 1 нормализации формирует коц порядка числа Х, который равен числу нулей до первой правой "1" во -вход35 сы, соответствующий коду входного числа, начиная с первой правой l

С выходов блока I нормализации на входы мультиплексора ? (фиг..б) поступает семиразрядная величина мантиссы 40 числа Х. Состояние младшего разряда кода порядка, который управляет мультиплексором, определяется количеством левых "0" во входном числе. Если этот разряд равен 0", мультиплексор передает на выход код мантиссы с нормализатора. Если состояние соответствует "1", мультиплексор передает на выход код мантиссы„ сдвинутый на один разряд вправо., причем на первый (старший) . выход мультиплексора подается 0". Двоичный код с выхода мультиплексора поступает на блоки

3-6 (фиг.l), которые представляют собой логические матрицы для распознавания соответствующих разрядов выходного кода. Г!редлагаемый алгоритм распознавания отражен в выполнении соответствующих блоков.

Разряды

Разряды

2 3 4 5 б 7 8 9 1 1 1

0 I 2

23456! Блок 3 (фиг.2) работает следующим образом. Для пояснения функционирования устройства в таблице дана распечатка значений функции ГХ для соответствующих чисел Х.

Из таблицы видно, что для того, чтобы идентифицировать шестиразрядный код функции, достаточно рассмотреть первые семь разрядов аргумента.

Если хотя бы один из двух старших разрядов, поступивших от мультиплексора, равен "1", выход первого раэряда выходного кода устройства (выход элемента ИЛИ 9) равен "1". Если в коде числа Х первый разряд равен "1"

1 1 )

1 1 1

I 1 1 ! 1 1

1 1 0

1 1 0

l 1 0

0 1

101

101

101

101

0 0

0 1 1

0 1 1

0 1 1

0 1 1

011

0 ) 1

0 1 0

0 1 0

010

110000001

1 00000100

010001001

00001 0000

110011001

010100001

00 1 000000

111010001

l 01100100

0)111100!

000101001

101100001

101100001

010100001

111101001

1 1 001 0000

1001 1 1 001

0 ) 0010001

1)11)0001

10)01)001

1 000 1 0000

011001001

001000011

000000000

1 1 1 1 1 1

1 1 1 1 1 0 !

11101

)11100

1)1011

)1)010

1 1 1001

1 1 1000

1 1 0 1 1 1

110)01

110011

1 1 0010

1 10001

1 ) 0001

1 1 0000

I 01111

101 1 10

101101

101 100

101011

101001

10.1000

100111

1001 10

100101 ! 00100 ! 0001 1

1000 ) 0

) 00001

10000.0

1383411 и хотя бы один из разрядов с второго по четвертый равен "1", второй разряд функции ГХ равен "1". Соответст- вующая логическая функция реализует5 ся на элементе ИЛИ 7 и элементе И 26.

Рассматривают ту область значений Х, где два старших разряда функции1Х равны "1". Если в числе Х второй разряд равен "!" и хотя бы один из разрядов с третьего по шестой равен "1", третий разряд функции ГХ равен "1", Затем рассматривают ту область Х, где первый и второй разряды функции Х равны "1" и "0" соответственно.

Если в этой области первый разряд числа Х .равен "1", или в числе Х третий разряд равен "1" и хотя бы один из разрядов с четвертого по шестой равен "1", третий разряд функции ГХ щ равен "1", Соответствующая логическая функция реализуется на элементах

ИЛИ 8 и 10, коммутаторах 56 и 57.

Выходы блока 3 (фиг.1) соединены с входами блоков 4-6. 25

В блоке 4 (фиг,3) определяется четвертый разряд функции ГХ. Рас-, сматривают четыре области аргумента .

Х, определяемые следующими состояниями кода старших разрядов значения . функции 1Х: 1.11, 110, 101, 100. В зависимости от того, к какой области принадлежит значение Х, определяется четвертый разряд функции, например, для области чисел Х, старшие разряды функции в которой равны 1 11, если третий

35 разряд числами равен "1", четвертыйраз-. ряд функции @равен "1" (элемент ИЛИ 14), Выходы блока 4 соединены с входами . блоков 5 и 6.

411

Тем же ме тодом по следов ат ельно го распознавания в блоках 5 и 6 определяются пятый и шестой разряды функции ГХ (фиг.4 и 5). Код порядка результата получается из кода порядка входного числа сдвигом на один разряд вправо.

Формула изобретения

Устройство для вычисления квадрат- ного корня, содержащее блок нормализации, входы которого являются входа- ми устройства, о т л и ч а ю щ е е— с я тем что с целью повышения бысУ Ф

55 тродействия, в него введены мультиплексор, блок вычисления группы старших разрядов и три блока вычисления четвертого,. пятого и шестого разрядов соответственно, причем выходы разрядов с 1первого по третий и выход младшего разряда порядка блока нормализации соединены соответственно с разрядными выходами с первого по третий порядка результата устройства и управляющим входом мультиплексора, информационные входы которого соединены с выходами мантиссы блока нормализации, выходы разрядов мультиплексора с первого по шестой подключены к входам блока вычисления группы старших разрядов, а выходы разрядов мультиплексора с первого по пятый соединены с первой группой входов блока вычисления четвертого разряда, выходы всех разрядов мультиплексора, кроме второго, соединены с первыми группами входом блоков вычисления пятого и шестого разрядов, выходы разрядов с первого по третий блока вычисления группы старших разрядов являются первым, вторым и третьим разрядными выходами мантиссы результата устройства, выход второго разряда, инверсные выходы второго и третьего разрядов, первый и второй выходы блока вычисления группы старших разрядов соединены с вторыми группами входов блоков вычисления четвертого, пятого .и шестого разрядов, выход четвертого разряда блока вычисления четвертого разряда является чет-вертым разрядным выходом мантиссы результата устройства, инверсный выход четвертого разряда, первый, второй, четвертый, пятый и шестой выкоды блока вычисления четвертого разряда соединены с третьей группой входов блока вычисления пятого разряда, инверсный выход четвертого разряда и выходы с второго по шестой блока вычисления четвертого разряда соединены с третьей группой входов блока вычисления шестого разряда, выход пятого разряда блока вычисления пятого разряда является пятым разрядным выходом мантиссы результата устройства, инверсный выход пятого разряда и выходы с первого по шестой блока вычисления пятого разряда соединены с четвертой группой входов блока вычисления шестого разряда, выход которого является шестым разрядным выходом мантиссы результата устройства.

2р

ip г(Ц

1@1

Ор

Ф6

13834! 1

1(2) б ф/

9р

2(21 ч(21 зр ф

5(2I

2р

2(1/

I 38341 I

1383411 дыхо2 иразряУа каУа

n ð о 2

Составитель В.Галкина

Техред M. Дидык

Редактор Н. Рогулич

Корректор Л. Патай

Заказ 1298/50 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, -35 Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4