Устройство для исправления ошибок

Устройство для исправления ошибок

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано при синтезе высоконадежных многопроцессорных резервированных систем реального времени для цифрового автоматического управления. Цель изобретения - повышение ремонтопригодности за счет диагностики неисправностей. Устройство содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1-3, элемент И 4, входные шины 5-7, выходы 8 и 9 разрядов контроля. Соединение выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 с вторым входом элемента И 4 позволяет реализовать материальную функцию 2 из 3-х и обеспечить локализацию несоответствующего канала двухразрядным кодом контроля . 1 ил. S

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (511 4 Н 03 19 23 !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4058385/24-21 (22) 16.04.86 (46) 23.03.88. Бюл. № 11 (71) Институт кибернетики им. В. М. Глушкова (72) Ю. Е. Рогальский (53) 621.03.019.35 (088.8) (56) Оберман P. М. М., Счет и счетчики,—

М.: Радио и связь, 1984.

Авторское свидетельство СССР № 868841, кл. G 11 С 29/00, 1978.

ÄÄSUÄÄ 1383484 A 1 (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ

ОШИБОК (57) Изобретение может быть использовано при синтезе высоконадежных многопроцессорных резервированных систем реального времени для цифрового автоматического управления. Цель изобретения — повышение ремонтопригодности за счет диагностики неисправностей. Устройство содержит элементы ИСКЛЮЧАЮШЕЕ ИЛИ 1 — 3, элемент И 4, входные шины 5 — 7, выходы 8 и 9 разрядов контроля. Соединение выхода элемента ИСКЛЮЧАЮШЕЕ ИЛИ 3 с вторым входом элемента И 4 позволяет реализовать материальную функцию 2 из 3-х и обеспечить локализацию несоответствующего канала двухразрядным кодом контроля. 1 ил.

1383484

Формула изобретения

Составитель О. Скворцов

Редактор В. Бугренкова Техред И. Верес Корректор М. Демчик

Заказ 920/54 Тираж 92S Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производс1венно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к автоматике и вычислительной технике и может быть использовано при синтезе высоконадежных многопроцессорных резервированных систем реального времени для цифрового автоматического управления.

Целью изобретения является повышение ремонтоприводности за счет диагностики неисправностей.

На чертеже показана структурная схема устройства.

Устройство для исправления ошибок содержит первый 1, второй 2 и третий 3 эле: менты ИСКЛЮЧАЮШЕЕ ИЛИ и элемент И 4, выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮШЕЕ ИЛИ 1, первые входы второго и третьего элементов ИСКЛЮЧАЮШЕЕ ИЛИ соединены соответственно с первой 5 и второй 6 входными шинами, а третья входная шина 7 соединена с вторыми входами всех элемен- 20 тов ИСКЛЮЧАЮШЕЕ ИЛИ, выход второго элемента ИСКЛЮЧАЮШЕЕ ИЛИ 2 соеди нен с первым входом элемента И 4, выход третьего элемента ИСКЛЮЧАЮШЕЕ ИЛИ

3 соединен с вторым входом элемента И 4.

Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

2 и 3 реализуют выходы 8 и 9 разрядов контроля. Выход элемента ИСКЛЮЧАЮШЕЕ ИЛИ 1 реализует мажоритарный выход 10 устройства.

Устройство реализует функции М

30 .= (а Е с) (в Е с) Е с Ki = à Е с; K> = в ® с, где М вЂ” мажоритарная функция от входных а, в, с, сигналов; Ki, K>— первый и второй разряды контрольного кода номера отказавшего канала, и работает следующим образом.

При наличии на информационных входах

5 — 7 одинаковой информации в виде логических «О» или «1» на выходах элементов

ИСКЛЮЧАЮШЕЕ ИЛИ 2 и 3 формируются сигналы, соответствующие логическому «О», с выхода элемента И 4 на первый 40 вход элемента ИСКЛЮЧАЮШЕЕ ИЛИ 1 поступает «О», обеспечивающий прохождение на мажоритарный выход 10 устройства логического сигнала, поступившего на его третий вход 7. На двухразрядный контрольный выход 8 и 9 устройства поступает код

00, показывающий отсутствие несоответствия в информационных входных каналах.

При несоответствии информации на одном из входов 5 или 6 устройства двум остальным на мажоритарный выход 10 проходит информация, поступающая на вход 7 устройства, а на двухразрядный выход 8 и 9 контроля соответственно код Ol или 10, указывающий номер канала, информация в котором отлична от двух остальных.

При несоответствии информации на третьем входе 7 устройства на выходах элементов 2 и 3 формируется код 11, поступающий на контрольные выходы 8 и 9 устройства, с выхода элемента И 4 на вход элемента ИСКЛЮЧАЮШЕЕ ИЛИ 1 поступает

«1», при которой на мажоритарном выходе

10 устройства формируется сигнал, инверсный поступающему на вход 7, т.е. соответствующий сигналу, поступившему на большинство входов, Таким образом, предлагаемое мажоритарное логическое устройство реализует мажоритарную функцию 2 из 3-х и обеспечивает локализацию несоответствующего канала двухразрядным кодом контроля.

Устройство для исправления ошибок, содержащее первый, второй и третий элементы ИСКЛЮЧАЮШЕЕ ИЛИ и элемент И, выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮШЕЕ ИЛИ, первые входы второго и третьего элементов ИСКЛЮЧАЮШЕЕ ИЛИ соединены соответственно с первой и второй входными шинами, а третья входная шина соединена с вторыми входами всех элементов

ИСКЛЮЧАЮШЕЕ ИЛИ, выход второго элемента ИСКЛЮЧАЮШЕЕ ИЛИ соединен с первым входом элемента И, отличающееся тем, что, с целью повышения ремонтопригодности путем диагностики неисправностей, выход третьего элемента ИСКЛЮЧАЮШЕЕ ИЛИ соединен с вторым входом элемента И.