Формирователь сигналов с заданным законом изменения фазы

Формирователь сигналов с заданным законом изменения фазы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиоэлектронике . Для повышения точности формирования заданного закона изменения фазы выходного сигнала в устрво введены блок 8 формирования сигналов управления, коммутаторы (К) 10, 13 и 14, блоки 11 и 12.инверторов, регистр 15 памяти ЦАП 16, формирователь 17 модулирующих сигналов, фазовый детектор 18, сумматор 19, перестраиваемый фильтр 20, В каждом q-м тракте опорного г-ра 3 на вьпсоде делителя 7 частоты с коэф. деления q возникает импульс, к-рьй поступает на тактовый вход блока 1 формирования кода фазы. На 1-м кодовом выходе блока 1 формируется код фазы 4, поступающий на преобразователи (П) 2 2-2 1 Н кода. На выходе п-го из П формируется код sin-функции, поступающий на соответствующий вход К 9. Принцип действия устр-ва основан на том, что sin-ступенчатый сигнал получают последовательным считыванием сдвинутых по фазе на /N выборок sin- функции, формируемых в П 2 - 2. Коды , соответствующие значениям этих вывыборок, подаются на N входов К 9, При изменении кода фазы значения вы- ;борок на выходах П 2 - 2 j изменяются. Но сдвиг фаз между сигналами, коды к-рых формируются на выходах П (О (Л 2v - 2 HJ с двумя соседними номерами. остается равным /T/N. 5 ил.

СОЮЗ СОВЕТСНИ)(СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 Н 03 С 3/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

"= . %Мс,, 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ " -,-:"

К A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

--- -.. з

2i (21) 4149421/24-09 (22) 20, 11, 86 (46) 30.03.88.Бюл. ¹ 12 (7 1) Всесоюзный заочный электротехнический институт связи (72) В.Н. Кочемасов, А.Н. Жаров, И.А. Раков, А.Д. Ревун и А,A. Соболев (53) 621.376.4 (088.8) (56) Авторское свидетельство СССР № 1327267, кл. Н 03 С 3/00, 20.02.86. (54) ФОРМИРОВАТЕЛЬ СИГНАЛОВ С ЗАДАНHbIM ЗАКОНОМ ИЗМЕНЕНИЯ ФАЗЫ (57) Изобретение относится к радиоэлектронике. Для повышения точности формирования заданного закона изменения фазы выходного сигнала в устрво введены блок 8 формирования сигналов управления, коммутаторы (К) 10, 13 и 14, блоки 11 и 12.инверторов, регистр 15 памяти ЦАП 16, формирователь 17 модулирующих сигналов, фазовый детектор 18, сумматор 19, перестраиваемый фильтр 20, В каждом q-м

„„Я0„„1385239 А 1 тракте опорного r-ра 3 на выходе делителя 7 частоты с коэф. деления возникает импульс, к-рый поступает на тактовый вход блока 1 формирования кода фазы. На 1-м кодовом выходе блока 1 формируется код фазы 4, поступающий на преобразователи (П) 21- 2 кода. На выходе n-ro из П 2 — 2 формируется код sin-функции, поступающий на соответствующий вход К 9.

Принцип действия устр-ва основан на том, что sin-ступенчатый сигнал получают последовательным считыванием сдвинутых по фазе íà Я/N выборок sinфункции, формируемых в Н 2, — 2,„. Коды, соответствующие значениям этих вывыборок, подаются на N входов Х 9.

При изменении кода фазы значения выборок на выходах П 2, — 2 изменяются. Но сдвиг фаз между сигналами, коды к-рых формируются на выходах П

21 — 2д с двумя соседними номерами, остается равным и/N 5 ил.

1385239

Изобретение относится к радиоэлектронике и может быть использовано для формирования сигналов с заданным законом изменения фазы, в.частности, в калибраторах фазы, синтезаторах часчастот, синтезаторах с полиномиальным законом изменения частоты.

Цель изобретения — повышение точности формирования заданного закона изменения фазы выходного сигнала.

На фиг. 1 изображена структурная электрическая схема предлагаемого формирователя сигналов с заданным законом изменения фазы; на фиг. 2 —, примеры реализации .блока формирования кода фазы; на фиг..3 — примеры реализации блока формирования сигналов управления; на фиг. 4 — примеры реализации формирователя модулирующих 20 сигналов; на фиг. 5 — диаграммы ис-. ходных двухуровневых сигналов °

Формирователь сигналов с заданным законом изменения фазы содержит блок формирования кода фазы, 0 преобра- 25 зователей кода 2 — 2, опорный генератор 3, первый регистр 4 памяти, первый цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот. (ФИЧ), делитель 7 частоты, блок 8 30 формирования сигналов управления, первый 9 и второй 10 коммутаторы, первый 11 и второй "12 блоки инверторов, третий 13 и четвертый 14 коммутаторы, второй. регистр 15 памяти, второй ЯЛ 16, формирователь 17 модулирующих сигналов, фазовый детектор

18, сумматор 19, перестраиваемый фильтр 20. 40

Блок 1 формирования кода фазы (фиг. ?a) содержит блок 21 переключателей. Блок 1 формирования кода фазы (фиг. 2б) содержит блок 21 переключателей и накопитель 22 кода фазы. Блок

1 формирования кода фазы (фиг. 2в) соцержит блок 21 переключателей, накопитель 22 кода фазы, комбинационный сумматор 23, накопитель 24 кода частоты, управляемый инвертор 25, триггер 26 и ждущий мультивибратор 27„

Блок 8 формирования сигналов управления (фиг. За) содержит первый 28 и второй 29 реверсивные счетчики, делитель 30 частоты, первый 31, второй

32 и третий 33 элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ. Блок 8 формирования сигналов управления (фиг. Зб) содержит первый реверсинный счетчик 28, первый 31, второй 32 и третий 33 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.

Формирователь 17 модулирующих сигналов (фиг. 4а) содержит цифроаналоговый преобразователь (ЦАП) 34. Формирователь 17 модулирующих сигналов (фиг. 4б) содержит ЦАП 34, дополнительный ЦАП 35, интегратор 36 и сумма гор 37.

Формирователь сигналов с заданным законом изменения фазы работает следующим образом.

В каждом q-м такте опорного генератора 3 на выходе делителя 7 частоты с коэффициентом деления q возникает импульс, который поступает на тактовый вход блока 1 формирования кода фазы, на первом кодовом выходе которого формируется код фазы у(без старшего разряда), поступающий далее на входы преобразователей 2, — 2 < ко да, где N — четное. На выходе п-ro из М преобразователей 2 < — - 2я кода формируется код скнусоидальной функции

7 (п-1) 1

Е = sin „+ — — —.— который поступает на соответствующий вход коммутатора 9. Частота F каждой из этих синусоидальных функций определяется выражением

f on

F — з

Я Ч (2) где Q — емкость накопителя;

foÄ - частота сигнала опорного генератора 3;

К вЂ” код частоты, поступающий с блока 21 переключателей блока 1 формирования кода фазы.

Частота f „/q является тактовой частотой накопителя 22 кода фазы и накопителя 24 кода частоты.

Принцип действия формирователя сигнала с заданным законом изменения фазы основан на том, что синусоидальный ступенчатый сигнал получают последовательным считыванием сдвинутых по фазе на Т/И выборок синусоидальной функции, формируемых в преобразователях 2, — 2 кода. Коды, соответствующие значениям этих выборок, поцаются на М входов коммутатора 9, один из которых на определенное время подклю1385239 чается к его выходу. При изменении кода фазы значения выборок на выходах всех преобразователей 2, — 2 кода изменяются, но в любом случае сдвиг фаз между сигналами, коды которых

5 формируются на выходах преобразователей кода 2 „— 2 кода с двумя соседними номерами, остается равным 7i/N.

Таким образом, код на выходе коммута-10 тора 9 пробегает N значений, соответствующих фазам от 0 до 180 с шагом

H/N. Код, соответствующий фазам от

180 до 360, формируется на выходе коммутатора 13 путем инвертирования в необходимые моменты времени кода, соответствующего фазам 0 — 180

Коммутатор 9, блок 11 инверторов, коммутатор 13, регистр 4 памяти, ЦАП

5 образуют первый канал, а коммутатор20

10, блок 12 инверторов, коммутатор 14, регистр 15 памяти и ЦАП 16 — второй канал, находящийся с первым строго в квадратуре за счет соответствующего подключения входов коммутаторов 9 и

10 к выходам преобразователей 2 — 2 и кода. Наличие квадратурных каналов необходимо для нормальной работы фазового детектора 18.

При линейном изменении кода фазы (на выходе блока 1 он пилообразный) частота сигнала на выходе первого и второго квадратурных каналов становится либо больше, либо меньше несущей частоты, равной f „/N, и определяется выражением 35

f + F

<оо вьх (3) U (t) = V (a„sinMt + b„cosKgt) (4)

К=1

В 2N-фазную систему сигналов, кроме (4), входят также сигналы

В выражении (3) плюс относится к положительным приращениям фазы, а минус — к отрицательным.

При суммировании периодических

1 сигналов, входящих в 2N-фазную систему и умноженных на соответствующие 45 синусоидальные фу нкции фазы, также образующие 2N-фазную систему, резуль- тат содержит члены, зависящие только от разностей или только от сумм полных фаз составляющих периодического сигнала и фазы (p. Любой периодический сигнал без постоянной со тавляющей с частотой ы может быть записан в виде ряда Фурье

Г(п-1)

U„(t) = V L Pa„sinK(t + — — — -) +

К=1

Т (п-1) 1

+ Ь cosK((dt + — — — )). к N (5) Фазе соответствует 2N-фаэная система тригонометрических функций (1) . Выходной сигнал

l(t) = VN Х.. (аксая(Еые — Ч) +

К=i

+ b„sin(Kvt — ч )). (6) При смене знака перед rr(n-1)/М разность K t — q в (6) заменяется суммой Kvt + g

При постоянном значении (p устройство, реализующее алгоритм (6), выполняет функцию фазовращателя, при линейно изменяющейся фазе — синтезатора частот, при более сложном законе изменения фазы — синтезатора сигналов.

В предлагаемом формирователе сигналов с заданным законом изменения фазы (фиг. 1) в качестве 2N-фазной системы исходных периодических сигналов используются дискретные двухуровневые сигналы (фиг. 5), период которых разбит на 2N равных интервалов:

) 1 при (m+n-1)mod2N = 0; (0 при других m где m=0,1,... — порядковый номер интервала; (m+n-1)mod2N — операция вычисления суммы по модулю 2N.

В системе сигналов (7) в любой момент времени отличен от нуля (т.е. равен 1) лишь один из сигналов, что дает возможность реализовать алгоритм (6), последовательно передавая на выход коммутаторов 9 и 10 соответствующие коды 2N-фазной системы синусоидальных функций фазы (1), Импульсы опорного генератора 3 с частотой, в. N раз большей, чем требуемая частота исходных периодических сигналов, поступают на счетный вход реверсивного счетчика 28 блока 8 по модулю N и через делитепь 30 частоты с коэффициентом деления N/2 — на реверсивный счетчик 29 по модулю 4. Направление счета определяется сигналом на входах установки режима реверсивных счетчиков 28 и 29, формируемого одновременно с кодом фазы в блоке

1385239

1 формирования кода фазы и поступающего с третьего кодового выхода блока 1 формирования кода фазы, Двоичный код числа с выхода реверсивного счетчика 28 поступает на управляющие входы коммутаторов 9 и 10, на выходы которых при этом поступает код с EN-(m)modN)"го информационного входа. При этом сигнал код которого по-1О является на выходе коммутатора 10, в разные моменты времени может отставать или опережать по фазе на 90 сигнал, код которого появляется на выходе коммутатора 9.

Это происходит потому, что.в предлагаемом устройстве используется 2Nфазная система, а число преобразователей кода равно N. Недостающие N фаз можно получить инвертированием 20 кодов, идущих с выхода преобразователей 2, — 2„ кода. Однако инвертирование можно также осуществить и после коммутаторов 9 и 10, что и сделано в предлагаемом формирователе сигналов с заданным законом изменения фазы. При этом число входов каждого из коммутаторов 9 и 10 сокращается вдвое и равно N.

Сигна ::, уг равляющий такой инверсией в первом квадратурном канале, формируется на выходе старшего разряда реверсивного счетчика 29 блока

8, а во втором квадратурном канале— на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 31.

Для сокращения разрядности каждо-. го из преобразователей кода 2 „ - 2 кода преобразование осуществляется, для кодов, соответствующих фазам О—

180, a,öëÿ фаз 180 — 360 берутся инвертированные коды диапазона О—

180 . Управление этой инверсией осуществляется старшим разрядом кода фазы, который входит в третий кодовый выход блока 1 формирования кода фазы и поступает на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 32 и 33 блока 8, минуя преобразователи 2, — 2 кода и коммутаторы 9 и 10.

Таким образом, инверсия осуществляется как по сигналу с выходов реверсивного счетчика 29 блока 8, так и по сигналу со старшего разряда кода фазы блока 1, а преобразование этих сигналов в управляющие сигналы, пос" тупающие на первый и второй выходблока 1, производится в соответствую-. щем образом включенных элементах ИСКЛЮЧАЮШ! .Е ИЛИ 31-33. Инверсия кодов непосредственно осуществляется в блоках 11 и 12 инвесторов, а сигналь:., управляющие инверсией, поступают на управляющие входы коммутаторов 13 и 14. С выхода каждого из ннх поступает либо прямой, либо инвертированный код.

В первом квадратурном канале сигнал управления инверсией, поступающий с выхода блока 8, является также старшим разрядом кода сигнала и поступает на вход старшего разряда регистра 4 памяти. То же самое происходит и во втором квадратурном канале (сигнал с выхода блока 8 поступает на вход старшего разряда регистра 15 памяти.

В случае, если число преобразова" телей 2, — 2 кодов является степенью йки x.e. N 2 р 2,3,4 блок 8 упрощается: реверсивный счетчик 28 становится двоичным и можно объединить функции реверсивных счет- чиков 28 и 29 и делителя 30 частоты, как показано на фиг. Зб. В этом случае реверсивный счетчик 28 имеет емкость 2, а один из входов элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 33 и один из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 31 соединены с выхвдом р-го разряда реверсивного счетчика 28. Другой вход элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 3! соединен с выходом (р-1)-го разряда реверсивного счетчика 28.

Импульс с выхода опорного генератора 3, поступающий на тактовые входы регистров 4 и 15 памяти, осуществляет запись в них кодов соответственно первого квадратурного канала с выхода коммутатора 13 и второго квадратурного канала с выхода коммутатора 14. На выходе ЦАП 5 и !6 формируются напряжения, пропорциональные записанным кодам. Таким образом, разность фаз между сигналами на выходе первого квадратурного канала (выход

ЦАП 5) и второго квадратурнога канала (выход ЦАП 16) равна 90 . Сигнал с выхода первого квадратурного канала поступает на нерестраиваемый фильтр

20.

Перестраиваемьй фильтр 20 охвачен кольцом автоподстройки фазы, которое состоит из фазового детектора 18, фильтра 6 и сумматора 19. Для работы фазового детектора 18 необходимо,чтобы сдвиг фаз между сигналами на его входах был равен 90 . Поэтому íà его второй вход подается сигнал с выхода

1385239

7 пере страиваемого фильтра 20, а на . первый вход.— с выхода второго квадратурного канала. Поскольку выходной сигнал перестраиваемога Фильтра 20

5 при совпадении частоты настройки с частотой сигнала имеет ту же фазу, что и сигнал на его входе, сигналы на входах фазового детектора 18 сдвиут ме*ду собой па Фазе на 900. Пе- 10 рестраиваемый фильтр 20 управляется напряжением, которое является суммой напряжений с выхода формирователя 17 и напряжения фазовой ошибки с выхода фазового детектора 18. Так как напря-15 жение грубой перестройки .мало отличается От требуемого напряжения управления, амплитуда напряжения сигнала ошибки мала и, следовательно, фазовый детектор 18. работает на линейном участке характеристики.

Формирователь 17 модулирующих сигналов в случае использования формирователя сигналов с заданным законом изменения фазы в качестве синтезатора частот представляет собой ЦАП 34, на вход которого подается код частоты (фиг. 4а), а в случае использования устройства в качестве синтезатора линейно-частотно-модулированных .

30 (ЛЧМ) сигналов представляет собой сумматор 37, один вход которого подключен к выходу ЦАП 34, на вход которого подается код начальной частоты, а другой вход подключен к интегратору

36 со сбросом, на который подается с ЦАП 35, на вход которого подается код скорости (фиг. 46).

На вход сброса интегратора 36 подается сигнал с выхода ждущего мультивибраторя 27, формирующего импульс

40 сброса по сигналу с выхода триггера

26 блока 1.

Блок 1 формирования кода фазы при использовании устройства в качестве фазовращателя может быть выполнен, например, в виде блока 21 переключа"телей (фиг. 2а) каждый на два положения„ в одном из которых на соответствующий выход блока поступает напряжение "0", а в другом — "1". Меняя положение переключателей блока 21 переключателей, можно формировать различные коды фазы. Сигнал а знаке сдвига фазы поступает с соответствующего переключателя блока 21 переклю- 55 чателей по третьему кодовому выходу.

Блок 1 формирования кода фазы при использовании устройства в качестве синтезатора частот может быть выполнен на основе накопителя 22 кода фазы (фиг. 26). С каждым тактовым импульсам к коду, записяниаму в нгкапителе 22 кода фязь:. прибавляется кад, установленный ня блоке 21 переключателей, в результате чего ня выхаце формируется линей:.с нярястяющий кад фазы, соответствующий тр.-буемому от-. клонению синтезируемай и исхацнай частот. Сигнал о знаке отклонения поступает с соответствующего переключателя блока 21 переключателей и вместе с сигналом, идущим са тяршега разряда накопителя 22, ан паступaeт на третий кодовый выход блока 1 формирования каца фгзы. Код чястат=, установленный на блоке 21 переключяте— лей, поступает на второй кадавы " вы— хад блока 1 формирования када фязь .

Кад с выхода накопителя 22 пасту;яет на первый выход блока 1 формирования кода фазы, Прч использовании устройства в качестве синтезатора ЛЧМ (Фи;, ?в) сиг= налав в накопителе 2ч коля частоты, входящем в состав блакя 1 формирования кода фазы, формируется линейно изменяющийся кац частоты. -та". ь-oã, суммируется с кодам начальной чeoта— ты, поступающим с блОкя 21 Ререкл|-чятелей„ в камбинац|,аннам суммятс ре

23. В някапителe 22 кадя фазы формируется "OTI фазы .1РМ с: гнала, и= :e ÿ— ющийся па пяряаалическам Закан, При этОм сигнал со стяршегo рязряця кам— бинацианнага суммятаря 23 вЂ,ocтупяет триггер 26, B c выходя послед е га — ня вхац управления управляемага инвертара 25. Кроме тагo, oi-. вместе с сигналом со стряшег -. р."..Эряця иякапителя 22 кода фазы пастуляст ня ре" тий кодовый вьглад блакя 1 формирования кода фазы.

Если при сигняле с вы;аця триггера 26, равном 0", абеспе:-..ивяется инвертирование упрявляемьм инвертОрОм

25 всех разрядов кода фязь, кроме старшего, и режим сложения в реверсивных счетчиках 28 и 29„ я при сигнале "1" — прямое прапускяние и режим вычитания соответственна, то тогда реализуется возрастающий закон линейной частотной модуляции.

Для получения падающего з IKQHB необходима при сигнале "0 в старшем разряде комбинационного сумматора 23 обеспечить прямое прсха|,,Iiièå астяль1385239 ных разрядов через управляемый инвертор 25 и режим вычитания реверсивных счетчиков 28 и 29, а при сигнале "1"— инвертирование и режим сложения соо,—

5 ветственно.

На выходе; триггера 26 формируется перепад, означающий окончание ЛЧМ сигнала. По этому перепаду формируется узкий импульс в ждущем мультивибраторе 27, являющийся сигналом сброса в "О" интегратора 36. Этот сигнал поступает на второй кодовый выход блока 1 формирования кода фазы наряду с кодом начальной частоты и кодом скорости, идущих с блока 21 переключателей.

Преобразователи 2, — 2 кода могут быть, например,,"выполнены на основе постоянного запоминающего устройства (ПЗУ) собтветствующего объема.

Формирователь сигналов с заданным законом изменения фазы. осуществляет перенос сигнала, сформированного на низкой частоте, на несущую частоту, что позволяет максимально использовать разрядную сетку блока 1 формирования кода фазы и преобразователей

2 — 2 кода и снизить требования к

1 и быстродействию этих узлов.. Перенос на несущу о частоту осуществляется цифровыми методами, причем используется лишь один канал формирования, а второй канал является вспомогательньм, обеспе,-иьающим нормальную работу фазового детектора 18, Следящий фильтр, состоящий из пе рестраиваемого фильтра ?О и цепи автоподстройки фазы, не вносит фазового сдвига между его входом и выходом, а второй квадратурный канал, необходимый для нормальной работы фазового детектора 18, а. дентичен первому квадратурному каналу.

Следящий фильтр имеет значительно

45 сниженный размах напряжения на выходе. Это достигается тем, что фазовым детектором 18 формируется не все напряжение, управляющее перестраиваемым фильтром 2О, а только напряжение сиг.нала ошибки, которое значительно меньше напряжения грубой перестройки, поступающего с выхода формирователя

17 модулирующих сигналов. При этом фазовый детектор 18 работает на лиГС, нейном участке характеристики. Кроме того, приняты меры, обеспечивающие точный 90-градусньпЪ сдвиг фаз между квадратурными каналами.

Формула изобретения

Формирователь сигналов с заданным законом изменения фазы, содержащий последовательно соединенные опорный генератор и делитель частоты, выход которого соединен с тактовым входом блока формирования кода фазы, N преобразователей кода, входы которых со единены с первым кодовым выходом блока формирования, кода фазы, а выходы первого, второго,..., N-го преобразователей кода соединены соответственно с первым, вторым,..., N-м сигнальными входами первого коммутатора, последовательно соединенные первый регистр памяти, тактовый вход которого соединен с выходом опорного генератора, и первый цифроаналоговый пре— образователь, а также фильтр нижних частот, о т л и ч а ю m и и с я тем, что, с целью повышения точности фор- . мирования заданного закона изменения фазы выходного сигнала, в него введены второй коммутатор, первый, второй, ...,N/2-й сигнальные входы которого соединены соответственно с выходами (N/2+1)-гoу (N/2+2) roуоае, N-го пре» образователей кода, а (И/2+1)-й, (N/2+2)-й,..., М-й сигнальнь е входы соответственно с выходами первого, второго,..., N/2-го преобразователей кода, где N — четное число, третий коммутатор, первый сигнальный вход кокоторого соединен с выходом первого коммутатора, а выход — с входом млад- ших разрядов первого регистра памяти, первый блок инверторов, который включен между выходом перво-о коммутатора и вторым сигнальным входом третьего коммутатора, четвертый коммутатор, первьп сигнальный вход которого соел динен с выходом второго коммутатора, второй блок инвертора, ко-.орый включен между выходом второго коммутатора H вторым сигнальным входом четвертоlо коммутатора, последовате..:ьно соединенные второй регистр памяти, вход младших разрядов которого соединен с. выходом четвертого коммутатора второй цифроаналоговый преобразователь и фазовый детектор, вьход которого соедин н с вхопом фильтра нижних част т, пор"; траиваемый фильтр, сигналь пай вход KoTopol соедин:н с выходом первого цифроаналогового преобразователя, а выход — с вторым входом фазового детектора., сумма:ор, пppBblH Вхор, 12

) 385239

Токвй3иц и od

Э O

Э Ф

° Э!,ф которого соединен с выходом фильтра нижних частот, а выход — с управляющим входом перестраиваемого фильтра, формирователь модулирующих сигналов, вход которого соединен с вторым кодовым выходом блока формирования кода фазы, а выход — с вторым входом сумматора, блок формирования сигналов управления, счетный вход которого соединен с выходом опорного генератора, сигнальный вход — с третьим кодовым выходом блока формирования кода фазы, первый выход сигнала управления инверсией — с управляющим входом третьего коммутатора и входом старшего разряда первого регистра памяти, второй выход сигнала управлеS ния инверсией — с управляющим входом четвертого коммутатора и входом старшего разряда второго ре.-истра памяти, а кодовый выход — с управляюшими входами и рвого и второгс ком1;утаторов, при этом тактовый вхо,, второго регистра памяти соединен с в гхолом опорного генератора; а выход лерестраиваемого фильтра является выходом формирователя сигналов с эаданны законом фазы °

1385239

Ьянавнаа 5ат5

1 385239

4Составитель Г. Захарченко

Техред М.Ходанич Корректор В Бутяга

Редактор Е. Копча

Заасаз 1419/51 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР ло делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород„ ул. Проектная, 4