Цифровой фильтр

Цифровой фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано в системах рейсмических, акустических, видеои других сигналов. Цель изобретения-упрощение устрой.ства. Цифровой фильтр содержит N/A (N - длина импульсной характеристики) вычислительных модуля 1. Каждый из них содержит входной регистр 2.1, умножитель 3.1,сумматор 4.1 произведений, сумматор 5.1, выходной сумматор 6.. 1, выходной регистр 7.1, буферный регистр 8,1, умножитель 9.1, сумматор 10.1, буферный регистр 11.1,буферный регистр 12.1 и соответствующие связи между узлами вычислительных модулей и самими вычислительными модулями. 1 ил. 71 (Л 00 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (192 (11) (AD(2 4 G 06 Р 15/353, Н 03 Н 17/06

ОПИСАНИЕ ИЗОБРЕТЕНИ И," . 13/ к двтоеском свидеткльстам

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ И306РЕТЕНИЙ И ОТНРЫТИЙ (21) 4137243/24-24 (22) 20,10.86 (46) 07.04.88. Вюл. У (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции. (72) Ю.С.Каневский и О.Е .Корягина (53) 621.32 (088.8) (56) Авторское свидетельство СССР

1(- 1241258, кл. G 06 F 15/353, 1986.

Авторское свидетельство СССР

У 1314352, 10.09.85. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к области вычислительной техники и может

Г быть использовано в системах сейсмических, акустических, видео- и других сигналов.- Цель изобретения — упрощение устройства. Цифровой фильтр содержит Я/4 (N — длина импульсной .характеристики) вычислительных модуля 1. Каждый иэ них содержит входной регистр 2., умножитель З,i,ñóììàòîð

4.1 произведений, сумматор 5.i выходной сумматор 6.i выходной регистр

7.i, буферный регистр B,i, умножитель

9.i,сумматор 10.i буферный регистр

11.i,6óôåðíûé регистр l2.i и соответствующие связи между узлами вычислительных модулей и самими вычислительными модулями. 1 ил.

1387014

Изобретение относится к вычислительной технике и может быть использовано в системах сейсмических,акустических, видео- и других .игналов.

Целью изобретения является упрощение фильтра.

На чертеже изображена структурная схема цифрового фильтра.

Цифровой фильтр содержит N/4 вы- 10 числительных модулей 1.i каждый из которых содержит входной регистр 2.i (i=1,N/4), умножитель З.i, сумматор

4.i произведений, сумматор 5.i (промежуточных результатов), выходной 15 сумматор б.i выходной регистр 7.i буферный регистр 8.i умножитель

9.i, сумматор (промежуточных результатов) 10.i буферные регистры 11.i и 12.а. 20

При реализации цифровой фильтрации устройство должно вычислять выражение вида н

y(n) =, w(i)x(n-i+1), (1)

i =! где v(i) — коэффициенты импульсной характеристики цифрового фильтра

x(i) — входные отсчеты; у(n) — выходные отсчеты . 30

N — количество коэффициентов импульсной характеристики цифрового фильтра.

Рассмотрим пример работы фильтра для случая N = 8, для этого требует- 35 ся два модуля.

В первом такте на вход устройства поступает исходный отсчет х (1).

В первом умножителе 3.1 формируется произведение x(1) w(4), которое через сумматор 4.1 произведений поступает в выходной сумматор 6.1 и в конце такта принимается в выходной регистр 7.1. Одновременно это произведение через пеРвый сУмматор 5. 1 про- 45 межуточных результатов принимается в первый буферный регистр 8.1. В конце первого такта исходный отсчет х(1) принимается также во входной регистр 2.1.

Во втором такте на вход устройства поступает исходный отсчет х (2).

В первом 3.1 и втором 9.1 умножителях формируются произведения соответственно x(2) ст(4) и х(1) v(3) которые поступают соответственно в первый 5.1 и второй 10.1 сумматоры промежуточных результатов. В сумматоре

4.1 произведений формируется сумма х(2) v(4) + х(1) v(3), которая через выходной сумматор 6.1 заносится в выходной регистр 7.1. Одновременно, в буферный регистр 12.1 заносится произведение х(1) w(4). В первый буферный регистр 8.1 принимается произведение х(2) v(4), а в буферный регистр 11.1 — х(1) v(3). Одновременно на первый вход второго модуля поступает исходный отсчет х(1). В первом умножителе3.2 формируется произведение x(i) v(2) которое через сумматор 4.2 произведений поступает в выходной сумматор 6.2 и принимается в выходной регистр 7.2.

В третьем такте на вход устройства поступает исходный отсчет х(3).

В первом 3.1 и втором 9.1 умножителях формируются соответственно произведения х(3) w(4) и х(2) w(3), которые поступают соответственно в первый сумматор 5.1 промежуточных результатов и на второй вход второго сумматора 10.1 промежуточных результатов, на первый вход которого поступает содержимое буферного регистра 12.1. В сумматоре 4.1 произведений формируется сумма х(3) w(4) +

+ x(2) w(3). На первый вход выходного сумматора 6.1 поступает содержимое выходного регистра 7.2, а также сумматора 4.1 произведений и полученная сумма в конце такта принимается в выходной регистр 7.1. Одновременно во второй буферный регистр заносится произведение х(2) w(4). В первый буферный регистр 8. 1 заносится х(3) v(4), а в буферный регистр

11.1 — содержимое второго сумматора

10.1 промежуточных результатов х(2) w(3) +х(1) v(4). Одновременно на первый вход второго модуля поступает исходный отсчет х(2). В первом

3.2 и втором 9.2 умножителях формируются произведения соответственно х(2) w(2) и х(1) w(1),которые поступают сос гветственно в первый 5.2 и второй 10.2 сумматоры промежуточных результатов. В сумматоре 4.2 произведений формируется сумма х(2) ы(2) +

+ х(1) w(1), которая через выходной сумматор 6.2 заносится в выходной регистр 7.2. Одновременно в буферный регистр 12.2 заносится прсизведение x(1) w(2). На второй вхсд второго модуля поступает содержимое с третьего выхода первого модуля и в первом сумматоре 5.2 промежуточных

1387014 результатов формируется сумма

:х(1) w(3) + х(2) w(2), которая затем заносится в первый буферный регистр 8.2, а во второй буферный регистр 11.2 - принимается х(1) w(1).

В конце такта исходные отсчеты х(2) и х(3) принимаются во входные регистры 2.1 и 2.2 соответственно. Далее работа устройства повторяется.

В четвертом такте на вход устройства поступает исходный отсчет x(4).

В первый сумматор 5.1 промежуточных результатов заносится произведение х(4) w(4), в во второй сумматор 10.1 промежуточных результатов — сумма х(3) w(3)+x(2) w(4) . Через сумматор

4.1 произведений на второй вход выходного сумматора 6.1 заносится сумма х(4) w(4) +х(3) тт(3), а на первый его вход поступает результат с выходного регистра 7,2, полученный в предыдущем такте, и сумма х(2) w(2) +

+ х(1) w(1)+x(4) w(4)+x(3) w(3) в конце такта принимается в выходной ре- 25 гистр 7.1. Одновременно на второй вход второго модуля поступает содержимое третьего буферного регистра

11.1 а во второй буферный регистр

12.1 — содержимое первого буферного 30 регистра 8.1 ° В первый 8.1 и третий

11.1 буферные регистры поступают соответственно результаты х(4) w(4) и х(3) w(3)+x(2) w(4) . Одновременно на первый вход второго модуля поступает исходный отсчет х(3) ° В сумматоре

4.2 произведений формируется сумма х(3) w(2) +х(2) w(1), которая поступает на второй вход выходного сумматора 6.2, на первый вход которого поступает содержимое третьего буферного регистра 11.2, полученное в предыдущем такте, и результат х(3) w(2) +

+ х(2) w(1) + х(1) w(1) заносится в выходной регистр 7.2. Окончательно в первый буферный регистр 8.2 заносится сумма х(3) w(2)+ х(2) w(3) +

+ х(1) w(4), во второй регистр 12.2сумма x(1) ти(3)+ х(2.) w(2), а в третий регистр 11.2 — сумма х(2) w(1) +

+ х(1) w(2) . В конце такта исходные отсчеты х(4) и х(3),принимаются в входные регистры 2.1 и 2.2 соответственно.

В пятом такте на вход устройства поступает исходный отсчет x(5) . В

55 сумматоре 4. 1 произведений формируется сумма х(5) w(4)+x(4) w(3), а в выходном сумматоре 6. 1 — сумма х (5) w(4)+

+х(4) w(3) +х(3) w(2) +х(2) w(1) +

+ х(1) w(1), которая принимается в выходной регистр 7.1. Окончательно в буферные регистры принимаются результаты: в первый регистр 8.1

x(5) w(4), во второй регистр 12.1 х(4) w(4) а в третий регистр 11.1 х(4) w(3) +x(3) w(4). Одновременно на первый вход второго модуля поступает исходный отсчет х(4). В сумматоре 4.2 произведений формируется сумма х(4) w(2) +x(3) w(1), а в выходном сумматоре 6.2 — сумма х(4) w(2) +

+ х(3) w(1)+x(2) w(1)+x(1) w(2), которая в конце такта принимается в выходной регистр 7.2. Окончательно в буферные регистры заносятся результаты: в первый регистр 8. 2 — x (4) w(2)+

+х(2) w(3)+x(2) w(4), во второй регистр 12.2 — x (3)w(2)+x(2) w(3) +

+х(1) w(4), в третий регистр 11.2 х(3) w(1) + х(1) w(3) + х(2) w(2). В конце такта исходные отсчеты x(5) и х(4) принимаются во входные регистры 2.1 и 2.2 соответственно.

В шестом такте на вход устройства поступает исходный отсчет х(6).

В сумматоре 4.1 произведений формируется сумма х(6) w(4) +х(5) w(3), а в выходном сумматоре 6.1 — сумма х(6) w(4) + х(5) w(3) + х(4) w(2) +

+ х(3) w(1) + х(2) w(1) + х(1) w(2), которая в конце такта принимается в выходной регистр 7.1. Окончательно в буферные регистры заносятся результаты: в первый регистр 8.1 х(6) w(4), во второй регистр 12.1

x(5) w(4) в третий регистр 11.1

x(5) w(3) +x(4) w(4). Одновременно на вход второго модуля поступает исходный отсчет x(5). В сумматоре.4 ° 2 произведений формируется сумма x(5) w(2)+

+х(4) w(1), а в выходном сумматоре

6.2 — сумма x(5) w(2) +х(4) w(f) +

+ х(3) w(1) +х(1) w(3) +x(2) w(2),, которая в конце такта принимается в выходной регистр 7.2. Окончательно в буферные регистры заносятся результаты: в первый регистр 8.2

x(5) w(2)+x(4) w(3)+x(3) w(4), во второй регистр 12.2 — х(4) w{2) +

+ х(3) w(3) +х(2) w(4) в третий регистр 11.2 — х(4) w(1) +х(3) w(2) +

+ х(2) w(3) +х(1) w(4). В конце такта исходные отсчеты х(6) и х(5) принимаются во входные регистры 2.1 и

2 ° 2 соответственно.

5 13870

В седьмом такте на вход устройства поступает исходный отсчет х(7).

В сумматоре 4,1 произведений формируется сумма х(7) w(4)+x(6) w(3), а в выходном сумматоре 6.1 -. сумма х(7) w(4) +х(6) w(3) +х(3) w(1) +

+ х(1) w(3) +х(2) w(2) +x(5) w(2) +

+ х(4) ы(1), которая в конце такта принимается в выходной регистр 7.1.

Окончательно в буферные регистры заносятся результаты: в первый регистр 8.1 — х(7) w(4), во второй регистр 12.1 — х(6) w(4), в третий регистр 11.1 — х(б) w(3)+x(5) w(4) . Одновременно на вход второго модуля поступает исходный отсчет х(6). В сумматоре 4,2 произведений формируется сумма х(6) w(2) +x(5) w(1), а в выходном сумматоре 6.2 сумма х(6) w(2)+x(5) w(1)+x(4) w(1) +

+ х(3) w(2) +х(2) w(3) +х(1) w(4), которая в конце такта принимается в выходной регистр 7.2. Окончательно в буферные регистры заносятся ре25 зультаты: в первый регистр 8.2 х(6) w(2) +x(5) w(3)+ х(4) w(4), во второй регистр 12.2 — х(5) w(2) +

+ х(4) w(3) +х(3) w(4), в третий регистр 11.2 — x(5) w(1) +х(4) w(2),+

+ х(3) w(3) +х(2) ы(4) . В конце такта

30 исходные отсчеты х(7) и х(6) принимаются во входные регистры 2.1 и 2.2 соответственно.

В последнем восьмом такте на вход устройства поступает исходный отсчет х(8). В сумматоре 4.1 произведений формируется сумма х(8) w(4)+x(7) w(3), а в выходном сумматоре 6.1 — сумма х(8) w(4) +х(7) w(3) +х(б) w(2) + щ

+ x(5) w(1)+x(4) w(1)+x(3) w(2) +

+ х (2) w (3) + х (1) w (4), которая в конце такта принимается в выходной регистр 7.1 в качестве результата вычисления свертки. В буферные регистры заносятся результаты: в первый регистр 8.1 — х(8) w(4), во второй регистр 12.1 — х(7) w(4), в третий регистр 11.1 — х(7) w(3)+х(6) w(4).

На вход второго модуля поступает исходный отсчет х(7). В сумматоре 4.2

50 произведений формируется сумма х(7) w(2)+x(6) w(1), а в выходном сумматоре 6.2 — сумма х(7) w(2) +

+ х(6) w(1) +x(5) w(1) +х(4) w(2) +

+ х(3) w(3) +х(2) w(4), которая в кон55 це такта принимается в выходной регистр 7.2. Окончательно в буферные регистры заносятся результаты: в пер14 6 вый регистр 8.2 — х(7) w(2)+x(6)w(3)+

+x(5) ы(4),; во второй регистр 12.2— х(6) w(2) +x(5) w(3) +х(4) w(4), в третий регистр 11.2 — х(6) w(1)+x(5)w(2)+

+х(4) w(3) +х(3) w(4) . В конце такта исходные отсчеты х(8) и х(7) принимаются во входные регистры 2.1 и 2.2 соответственно.

Далее устройство работает аналогично, Формула изобре тения

Цифровой фильтр, содержащий N/4 вычислительных модулей (N — длина импульсной характеристики), каждый из которых содержит входной регистр, выходной регистр, два умножителя, сумматор произведений и выходной сумматор, при этом первые входы первого и второго умножителей являются входами задания соответственно первого и второго коэффициентов вычислительного модуля, первым входом которого являются соединенные между собой информационный вход входного регистра и второй вход первого умножителя, выход входного регистра является первым выходом вычислительного модуля и подключен к второму входу второго умножителя, выходы первого и второго умножителей подключены соответственно к первому и второму входам сумматора произведений, выход которого подключен к первому входу выходного сумматора, второй вход которого является вторым входом вычислительного

МОДУЛЯ, BTOPblM ВЫХОДОМ КОТОРОГО ЯВ ляется выход выходного регистра, информационный вход которого подключен к выходу выходного сумматора,о тл и ч а ю шийся тем, что, с целью упрощения фильтра, в каждый вычислительный модуль Введены два сумматора и три буферных регистра,, причем выход первого умножителя подключен к первому входу первого сумматора, второй вход которого является третьим входом модуля, выход первого сумматора подключен к информационному входу первого буферного ðåгистра, выход которого подключен к информационному входу второго буферного регистра, выход которого подключен к первому входу второго сумматора выход которого подключен к информационному входу третьего буферного

1387014

Составитель А. БараноьРедактор И,Шулла Техред А.Кравчук Корректор В.Бутяга

Заказ 1496/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и .открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

1 регистра, выход которого является третьим выходом вычислительного модуля, и выход второго умножителя подключен к второму входу второго сумматора, первый вход первого вычислительного модуля является первым информационным входом фильтра, вторым информационным входом которого является третий вход первого вычислитель- 10 ного модуля, второй выход которого является информационным выходом фильтра причем первый выход i-ro (i

1, М/4-1) подключен к первому входу (i+1)-ro вычислительного модуля, второй выход которого подключен к второму входу i-го вычислительного модуля, третий выход которого подключен к третьему входу (i+1)-го вычислительного модуля, третий выход N/4-го вычислительного модуля подключен к второму входу N/4-ro вычислительного модуля.