Функциональный преобразователь нескольких переменных

Функциональный преобразователь нескольких переменных

Иллюстрации

Показать все

Реферат

 

Функ1щональный преобразователь относится к области вычислительной техники и может найти применение в гибридных вычислительных машинах и специализированных системах управления для реализации произвольных функциональных зависимостей нескольких переменных. Цель изобретения - повышение быстродействия. Функциональный преобразователь содержит два мультиплексора , аналого-цифровой преобразователь , п адресных регистров ,, два блока 7 и 8 памяти, выходной регистр 12, накапливающий сумматор 11, умножающий цифроаналоговый преобразователь 9, генератор 13 тактовых импульсов , счетчик 14, цифроаналоговый преобразователь 10, аналоговый регистр 6 сдвига. Преобразователь работает на основе суммирования значения функции в узле интегрирования, записанного в блоке 7 памяти линейным приращением функции по каждому аргументу, вычисляемым как произведение аналоговой величины аргумента на соответствующий коэффициент аппроксимации, хранящейся в памяти. 2 ил. сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУЬЛИН

„„SU„„1387022 А1 (р 4 G 06 С 7/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITVIA

ФС,„, ОПИСАНИЕ ИЗОБРЕТЕНИЯ,-, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ у( ят! (21) 4051259!24-24 (22) 07.04.86 (46) 07.04.88. Бюл. № 13 (71) Ленинградский электротехнический институт им. В.И. Ульянова (Ленина) и Всесоюзный научно-исследовательский институт электроизмерительных приборов (72} О.В. Гришков, В.М. Машенков, А.Х. Мурсаев, Ю.И. Ро и О.В. Шишов (53) 681.3(088.8) (56) Авторское свидетельство СССР № 894748, кл. G 06 G 7/26, 1981.

Авторское свидетельство СССР

¹ 1040493, кл. G 06 С 7/26, 1983 ° (54) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

НЕСКОЛЬКИХ ПЕРЕМЕННЫХ (57) Функциональный преобразователь относится к области вычислительной техники и может найти применение в гибридных вычислительных машинах и специализированных системах управления для реализации произвольных функциональных зависимостей нескольких переменных. Цель изобретения — повышение быстродействия. Функциональный преобразователь содержит два мультиплексора, аналого-цифровой преобразователь, и адресных регистров 5 -5„,. два блока 7 и 8 памяти, выходной регистр 12, накапливающий сумматор 11, умножающий цифроаналоговый преобразователь 9, генератор 13 тактовых импульсов, счетчик 14, цифроаналоговый преобразователь 1О, аналоговый регистр

6 сдвига. Преобразователь работает на основе суммирования значения функции в узле интегрирования, записанного в блоке 7 памяти линейным приращением функции лс «вццаму аргументу, вычисля- Q) емым как произведение аналоговой величины аргумента на соответствующий ко- С эффициент аппроксимации, хранящейся в памяти. 2 ил.

1387022

50 при i < (2n+1) в противном случае

fENT(i /2) где — адрес (порядковый номер) ячейки памяти второго блока памя- >> ти.

В ячейках, соответствующих разрядам второй группы выходов, записаны двоичные эквиваленты чисел

Изобретение относится к вычислительной технике и автоматике и может быть применено в гибридных вычислительных машинах и специализ(рованных системах управления для реализации произвольных функциональных зависимостей нескольких переменных.

Цель изобретения — повышение быстродействия. 10

На фиг. 1 приведена структурная схема преобразователя; на фиг. 2— таблица управляющих кодов, записанных во втором блоке памяти.

Функциональный преобразователь не- 15 скольких переменных содержит первый аналоговый i и второй цифровой 2 му" льтиплексоры, группу и информационных аналоговых входов 3, аналого-цифровой преобразователь (ЛЦП) 4, и адресных 20 регистров 5< -5„, аналоговый регистр

6 сдвига, первый 7 и второй 8 блоки памяти, два цифроаналоговьгх преобразователя (ЦАП) 9 и 10, накапливающий сумматор 11, выходной регистр 12, гене-25 ратор 13 тактовых импульсов, счетчик

14, аналоговый выход 15 преобразователя.

В первый блок 7 памяти записываются значения функции и коэффициенты накло-30 на кусочно-линейной аппроксимации по каждому аргументу в узлах интерполяции. Второй блок 8-памяти служит для формирования управляющих сигналов по органиэации работы устройства. Записанные в нем коды приведены в таблице (фиг. 2). Разрядность первой и второй группы выходов второго блока 8 памяти равна m — ближайшему целому числу, большему значения log n, где gp

n — число переменных функции, реализуемой устройством, разрядность третьей группы выходов второго блока памяти 8 равна и разрядность четвертой группы выходов второго блока па- 45 мяти равна пяти. В ячейках второго блока 8 памяти, .соответствующих разрядам первой группы выходов, записаны двоичные эквиваленты чисел

ENT ((i -2п-2) /2 при 2n+3 я i< и; (4n+4

0 в остальных случаях

B ячейках, соответствующих разрядам третьей группы выходов, записаны нулевые коды во всех ячейках, имеющих четные адреса, а также в ячейках с адресами, превышающими (2n+1), в остальных ячейках этой группы выходов записана единица в разряде, номер

i+1 которого вычисляется как (i — — -) .

- 2

В ячейках, соответствующих выходу первого разряда кода четвертой группы выходов второго блока 8 памяти, записана единица по всем нечетным адресам с третьего по (2n+1) и по всем четным с (2n+6) по (4n+2), а по остальным адресам занесены нули.

В ячейках, соответствующих выходу второго разряда кода четвертой группы выходов, записана единица по всем адресам, начиная с (2п+4), а по остальным адресам — нуль.

В ячейках третьего разряда кода четвертой группы выходов второго блока 8 памяти единица записана по всем нечетным адресам, начиная с (2n+3), а по остальным адресам — нули.

В ячейках четвертого разряда кода четвертой группы выходов единица за-. писана только по первому адресу, в ячейках пятого разряда — только по последнему адресу, а по остальным адресам в ячейки этих разрядов записаны нули.

Устройство работает следующим образом.

Устройство производит вычисление функции и переменных с использованием ее кусочно-линейной аппроксимации с равномерным расположением узлов интерполяции по осям аргументов х где (1 — номер аргумента функции, i=1,п.

Всякая функция з=Е(х х (»l

f (i х . ) в окРестности точки 1 хр (2) мер участка аппроксимации no i-й оси аргумента, и-мерного пространства кусочно-линейно аппроксимируется к виду

I (n (n1 (1

zй(х,,..., хр +а, е, е» (хе, (д ) + (»> (х (ю (»1 ) (1)

+ ае е,...е, е„

1387022 (1) () (nl где f()(g, » ..., х,, ..., х — значение функции в узле интерполяции; (<) а е е е — коэффициент наклона е,ю ... е), аппроксимирующей функции по оси i -ro аргумента, зависящий от номеров участков аппроксимации е; по каждой оси аргумента.

Выражение (1) преобразуем к следующему виду, на основании которого функционирует предлагаемое устройство: 15 (1<) 1 (1) (<) хо )+ае,, х +... и 11" 1 < n (<1

z= cp(x (1) (n) (h) (n)

+ае (х +...+ае е х, (2)

11 " 1 п <1 -1 п

20 где (h) (<) х(I )=f(õ е

h (1)

» ° ° ° » X()t »

1 (<) ((х е, » («) x (<) (1) (n) (hi хЕ ) а4 Е хд —...-ae .е хЕ . 35

h li" 1 1i 1 1< 11

В функциональном преобразователе (l) переменные х задаются входными аналоговыми напряжениями U . Каждый такто(1)

)вый импульс с генератора 13 тактовых 3р импульсов увеличивает на единицу выходной код счетчика 14, по которому определяется адрес управляющей информации, считываемой из второго блока 8 памяти и выдаваемой на другие элемен- 35 ты устройства. Коэффициент пересчета счетчика 14 определяется числом тактов,, необходимых для осуществления вычисления функции и переменных, и равен (4п+4). Таким образом, после 40 поступления на вход счетчика 14 числа импульсов, равного числу тактов работы устройства, выходной код счетчика 14 сбрасывается в нуль» что определяет цикличность работы устройства. 45

Рассмотрим один цикл работы устройства.

В первом такте работы устройства по управляющему сигналу с четвертого разряда четвертой группы выходов второго блока 8 памяти сумматор 11 обнуляется. Во втором такте на первой группе выходов второго блока 8 памяти, связанной с адресными- входами первого мультиплексора 1, появляется код, определяющий передачу на выход первого мультиплексора напряжения Б с первого входа группы вхо(1) дов 3 устройства — входа первого аргумента х(), Это напряжение поступает на вход АЦП 4, который преобразует его в двоичный код.

В третьем такте по управляющему сигналу с первого разряда четвертой группы выходов второго блока 8 памя (<) ти напряжение 0 записывается в первую ячейку аналогового регистра 6 сдвига, одновременно по управляющему сигналу с первого разряда третьей группы выходов второго блока 8 памяти, связанной с входами записи адресных регистров 5, к старших разрядов ()

У кода АЦП 4 запоминаются в первом адресном регистре 5.

В четвертом такте на первой группе выходов второго блока 8 памяти .появляется код, управляющий передачей на выход первого мультиплексора 1 (2) напряжения U с второго входа группы входов устройства — вход второго аргумента х ). Это напряжение поступает на вход АЦП 4, который преобразует его в двоичный код.

В пятом такте по управляющему сигналу с первого разряда четвертой группы выходов второго блока 8 памя(<) ти напряжение U из первой ячейки аналогового регистра 6 сдвига переписывается во вторую, а в первую ячей) йку записывается напряжение U . Одновременно по управляющему сигналу с второго разряда третьей группы выходов второго блока 8 памяти старшие

-разряды к() кода АЦП 4 напряжения (И

U запоминаются во втором адресном регистре 5.

Так повторяется и раз и к концу (2п+1)-ro такта значения всех аргументов функции запоминаются в ячейках аналогового регистра сдвига, причем в и-й ячейке запоминается первый аргумент, а в первой — значение последнего аргумента. В каждом адресном регистре 5 с этого момента старшие разряды кода АЦП 4 соответствующего ему аргумента.

Если число разрядов к(каждого х-го адресного регистра 5 выбрано таким, что значение 2"(1 равно числу участков аппроксимации вычисляемой функции по оси i-го аргумента х() то числовой эквивалент кода, записанный в i-й адресный регистр, равен номеру участка аппроксимации 1; по i é оси аргумента х ) . При этом код на выходах всех адресных регистров 5 однозначено определяет необходимый

5 138702 узел итерпаляции (1,, 1, ..., 1

Х EE i )

1 <вычисляемой функции.

Для каждого узла интерполяции в первый блок 7 памяти занес ны величи(i) (EE) ((E 5 ны (р(х, ..., хд иа1 1,). ! ю\ с!" !!

1,п. Порядок выбора этих величин из блока 7 памяти для реализации вычислений по выражению (2) определя— ! ется последовательностью смены кодов второй группы выходов второго блока памяти. Таким образом, в следующем (2n+2)-z такте код с второй группы выходов второго блока 8 памяти определяет считывание из первого блока (i)

7 памяти кода величины g(x

11, где он сумьа(руется с его содержимым в следующем (2П+3)-м такте по управляющему сигналу с третьего разряда четвертой группы выходов второго блока 8 памяти, поступающему на вход записи сумматора 11. В первом такте рабаты устройства сумматор абнулен, поэтому в неи запоминается код величины.

В следующеи (2п+4)-и такте код второй группы выходов второго блока

8 памяти определяет считывание из первого блока 7 памяти када величи(iE ! ны а <)Ä ... р „и передачу его на цифр овые входы умножающего ЦАП 9, в котором этот кад умножается на напряже(!) .ние U e выхода аналогового регистра 6 сдвига. Одновременно код первой

45 группы выходов второго блока 8 памяти устанавливает передачу на выход первого мультиплексора 1 сигнала с (и+1)-га входа, таким образом, полученное произведение с выхода второго умножающего ЦАП 9 поступает на АЦП

4 и оцифровывается. Кад с выходов

АЦИ 4 поступает на вторую группу входов второго мультиплексора 2 и год действием разрешения управляющего сиг-55 нала с второго разряда четвертой группы выходов второго блока 8 памяти далее на сумматор 11.

2 6

В следующем (2п+5)-м такте по управляющему сигналу с третьего разряда четвертой группы выходов второго блока 8 памяти этот код, равный произведению коэ<ьфициента аппроксимации

a< < на напряжение U,,суммнру(!)

В следующем (2п+6}-и такте код второй группы выходов второго блока 8 памяти определяет выборку из первого блока 7 памяти кода величины а<<

<о !

) - ° !! одновременно по управляющему сигналу с первого разряда ()етвертой группы выходов второго блока 8 памя)<и производится сдвиг напряжений, записанных в аналоговом регистре 6 сдвига, на одну ячейку вправо, таким образом в п-й ячейке оказывается напряжение поэтому на вход АЦП 4 с (и+1)-ro входа первого. мультиплексора 1 поступает и преобразуется в код напряжение, величина которого равна произведению ,величины коэффициента аппроксимации ао О на напряжение U, Оцифро< 1 (г) вайное напряжение с выходов АЦП 4 через второй мультиплексор 2 поступает, на сумматор 11 и в следующем (2п+7)-м также суммируется с. его содержимым по управляющему сигналу с третьего разряда четвертой группы выходов второго блока 8 памяти.

В дальнейшем процесс формирования кодов произвецений коэффициентов аппроксимации а на соответствующие (i) ! !" им значения напряжений П и суммирования их в сумматоре 11 повторяется для всех остальных аргументов.

Таким образом, к концу (4n+3)-го такта в сумматоре 11 образуется код значения аппроксимирующей функции (!) (EE) X (П1 (EE) =<((х,, ..., х Е„)+...+а „х ! г <1) и «)

Б точке 1 х . y ° ° р х y ° э е р х

В (4п+4)-м такте по управляющему сигналу с пятого разряда четвертой группы выходов второго блока 8 памяти, определяющего состояние входа записи выходного регистра, код суммы с выходов сумматора 11 записывается в выходной регистр 12 и далее поступает на цифровые входы ЦАП 10, на выходе которого образуется аналоговый сигнал, величина которого равна значению искомой функции и который сохраняется неизменным до смены кода в выходном регистре 12 в следующем цикле преобразования.

После этого счетчик 14 обнуляется, с этого момента начинается новый цикл

1387022 формирования функции для новых значений аргументов.

Применение в устройстве аналогового регистра сдвига, выполненного на современной элементной базе (например, на ПЗС) и обладающего сравнимым с остальными цифровыми элементами схемы .преобразователя быстродействия, а также использование только старших разрядов к кода аргументов х 1 при адресации к основной памяти позволяет повысить быстродействие, значительно уменьшить объем памяти при сохранении достаточно высокой точности аппроксимации функции.

Формула изобретения

Функциональный преобразователь нескольких переменных, содержащий первый мультиплексор, аналого-цифровой преобразователь, (n-1) адресных регистров, первый блок памяти, выходной регистр, накапливающий сумматор,. 25 умножающий цифроаналоговый преобразователь, генератор тактовых импульсов, счетчик, причем и входов первого мультиплексора являются информационными входами функционального преобразователя, а выход мультиплексора соединен с входом аналого-цифрового преобразователя, выходы адресных регистров соединены с соответствующими адресными входами первого блока памяти, входы выходного регистра соединены с соответствующими выходами накапливающего сумматора, выход генератора тактовых импульсов соединен со счетным входом счетчика, о т л и ч а — 4О ю шийся тем, что, с целью повышения быстродействия, в него введены цифроаналоговый преобразователь, и-й адресный регистр, второй блок памяти, второй мультиплексор, аналоговый ре- 45 гистр сдвига, причем выходы аналогоцифрового преобразователя соединены с первой группой входов второго мультиплексора и с соответствующими информационными входами адресных рег» стров, выходы и-го адресного регистра соединены с адресными входами первого блока памяти, выходы которого соединены с второй группой входов второго мультиплексора и с соответствующими цифровыми входами умножающего цифроаналогового преобразователя, выход которого соединен с (и+1) входом первого мультиплексора, выход которого соединен с входом аналогового регистра сдЪига, выход которого соединен с аналоговым входом умножающего цифроана- логового преобразователя, группа выходов второго мультиплексора соединена . с входами соответствующих разрядов накапливающего сумматора, выходы разрядов выходного регистра соединены с соответствующими входами цифроаналогового преобразователя, выход которого является выходом функционального преобразователя, выходы счетчика соединены с адресными входами второго блока памяти, первая группа выходов второго блока памяти соединена с адресными входами первого мультиплексора, вторая группа выходов — с младшими ! разрядами адресных входов первого блока памяти, каждый выход третьей груп— пы выходов — с входом записи соответствующего адресного регистра и адресных регистров, первый выход четвертой группы выходов соединен с входом записи и сдвига аналогового регистра сдвига, второй выход четвертой группы выходов — с адресным входом второго мультиплексора, третий выход четвертой группы выходов — с входом записи накапливающего сумматора, четвертый выход четвертой группы выходов — с входом обнуления накапливающего сумматора, пятый выход четвертой группы выходов — с входом записи выходного регистра.

1387022

Иоюер ер ты Выходоб

48рес

Т/

Составитель Е. Телешинин

Техред А.Кравчук Корректор Н. Король

Редактор И. Шулла

Тираж 704 Подпис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11303S, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 1496/49

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

2л

2л4 1

2л+2

2n+3

2n+O

2гу4 5

2л+6

2а У

Э

Э оп+2

4п+3

4л+м

0 .„000

О ... 001

0 ... 001

О ... 010

0 ...010

О ° ° . О 1 1

О ". 01f

Ф

%И

n9)

О... 000

О;., 000

0 ." 000

О . .. ООО

D ... ддО д ° . ° ООО

0......000 . ° . 0 0 О

0 ° ° ° 0 0 О

0 0„,000

О ... О О О

0 ...000

О -° -° . О ОО

0 ...ООО

О ...ООО

О ...ООО

0 ... 0 0 0

0 ... О О 0

0 ...00D

0 ° ° ° 000

0 -° -° - 001

0: ° ° ° 0 01

0 010

0 д10

ntg) л®

ОддО 00

00 0 О.;.0

000 0...0

100 0...0 д д д д ... g

u1 и 0.".. D

0 0 D 0 ... 0

0010...0

Ф

0 00 О".0

0000 "

0000 "0

0000".0

au 00...0 дд дд...д д 000...д

0000" 0

0000...0

00 00.. .д

0000" 0

000 10

000 00

100 оа

000 00

10 0 ОО

10 Одд

Э

100 D0

0010 0

010 00.

0t 100

011 ОО

f 1дОО

f1О 0

f 00