Цифровой фильтр

Цифровой фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Его использование в устройствах цифровой обработки случайных процессов (фильтрация и спектральный анализ ) позволяет повысить быстродействие цифрового фильтра. Цифровой фильтр содержит счетчик 3, блок 5 мультиплексирования блок 6 оперативной памяти, элемент ИЛИ-НЕ 7, генератор 10 импульсов, счетчики 11, 12, блок 13 постоянной памяти, источник 14 логического нуля, формирователь 15 импульсов, накапливающие сумматоры 16, 17 и цифроаналоговый преобразователь 18. Введение модулятора 1 дифференциальной импульсно-кодовой модуляции, перемножителя 2, сумматора 4, элемента ИЛИ-НЕ 8 и элемента. ЗАПРЕТ 9 обеспечивает вычисление свертки в формате многоуровневой дельта-модуляции.или дифференциальной импульсно-кодовой модуляции , разрядность которой меньше разрядности обычной импульсно-кодовой модуляции , а также перевод блоков 6 и 13 памяти в невыбранный режим для нулевых значений шагов квантования. 3 ил. а (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц 4 Н 03 Н 17/06, Н 03 М 3 04

ОПИСАНИЕ ИЗОБРЕТЕНИ „."

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4139980/24-24 (22) 29.10.86 (46) 07.04.88. Бюл. № 13 (72) А. В. Тимченко и В. А. Погрибной (53) 681.325:621.376.56 (088.8) (56) Харатишвили, Н. Г. Дифференциальная импульсно-кодовая модуляция в системах связи.— М.: Радио и связь, 1983, с. 23 — 24.

Авторское свидетельство СССР № 904201, кл. Н 03 Н 17/04, 1980.

Авторское сви„детельство СССР № 919054, кл. Н 03 Н 17/04, 1980.

Авторское свидетельство СССР

955512, кл. Н 03 Н 17/06, 1980.

Авторское свидетельство СССР № 1347188, кл. Н 03 М 3/02, 1985. (54) ЦИФРОВОЙ ФИЛЪТР (57) Изобретение относится к вычислительной технике. Его использование в устройствах цифровой обработки случайных процессов (фильтрация и спектральный анаÄÄSUÄÄ 1387174 А1 лиз) позволяет повысить быстродействие цифрового фильтра. Цифровой фильтр содержит счетчик 3, блок 5 мультиплексирования блок 6 оперативной памяти, элемент

ИЛИ вЂ” НЕ 7, генератор 10 импульсов, счетчики 11, 12, блок 13 постоянной памяти, источник 14 логического нуля, формирователь

15 импульсов, накапливающие сумматоры

16, 17 и цифроаналоговый преобразователь 18. Введение модулятора l дифференциальной импульсно-кодовой модуляции, пе- ремножителя 2, сумматора 4, элемента

ИЛИ вЂ” НЕ 8 и элемента. ЗАПРЕТ 9 обеспечивает вычисление свертки в формате многоуровневой дельта-модуляции или дифференциальной импульсно-кодовой модуляции, разрядность которой меньше разрядности обычной импульсно-кодовой модуляции, а также перевод блоков 6 и 13 памяти в невыбранный режим для нулевых значений шагов квантования. 3 ил.

1387174

Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки случайных процессов, например, при фильтрации и спектральном анализе.

Цель изобретения — повышение быстродействия цифрового фильтра.

На фиг. 1 представлена функциональная схема цифрового фильтра; на фиг. 2 — схема блока оперативной памяти; на фиг. 3 — временные диаграммы сигналов.

Цифровой фильтр (фиг. 1) содержит модулятор 1 дифференциальной импульсно-кодовой модуляции, перемножитель 2, первый

3 и второй 4 сумматоры, блок 5 мультиплексирования, блок 6 оперативной памяти, первый 7 и второй 8 элементы ИЛИ вЂ” НЕ, элемент ЗАПРЕТ 9, генератор 10 импульсов, первый 11 и второй 12 счетчики, блок 13 постоянной памяти, источник 14 логического нуля, формирователь 15 импульсов, первый

16 и второй 17 накапливающие сумматоры и цифроаналоговый преобразователь 18.

Обозначены также вход 19, аналоговый 20 и цифровые 21 выходы.

Блок 6 оперативной памяти выполнен (фиг. 2) на буферном регистре 22 и управляемом блоке 23 памяти.

Накапливающий сумматор 16 или 17 может быть выполнен на двух буферных регистрах, выходы которых подключены к первым и вторым входам сумматора, выходы последнего подключены к информационным входам первого регистра и являются выходами накапливающего сумматора, информационные входы второго регистра и объединенные тактовые входы обоих регистров являются соответствующими входами по информационным входам синхронизации накапливающего сумматора.

Формирователь 15 импульсов может представлять собой триггер, С-вход которого через элемент HE подключен к первому входу формирователя, а D-вход и выход являются соответственно вторым входом и выходом формирователя.

В основе работы цифрового фильтра лежит требование входного сигнала и представление коэффициентов импульсной характеристики фильтра в формате многоуровневой дельта или дифференциальной импульсно-кодовой модуляции с разрядностью более низкой, чем при импульсно-кодовой модуляции.

Отсчет выходного сигнала цифрового фильтра в привычном формате импульснокодовой модуляции представляет в виде

% i И- х у„= X Z 8„.8. (1)

4а1 Каi m-О где S,,r)0

1 °

S, J, S=O, М вЂ” 1 — шаги квантования вход(И ного сигнала и импульсной характеристики соответственно;

М вЂ” длина импульсной характеристики;

Последовательности fS, j u I S, 1 представляют собой последовательности шагов квантования соответствующих величин и представлены в формате многоуровневой дельта или дифференциальной импульснокодовой модуляции.

Вычисление последовательности { ó, по формуле (1) разделяются на три последовательных этапа:

Квантующая амплитудная характеристика модулятора соответствует одному из двух типов характеристики: с центральным подавлением и центральным клиппированием слабых сигналов. В первом случае для некоторых i) возможно равенство S; — О, а

2 во втором S; О для любых i)0. Поэтому, воспользовавшись в рассматриваемом устройстве первым случаем, формулу (2) можно записать в виде (и) cx)

Z(>y)= Д S S> (3) где m=mo, mi..., 35 mg ) — номера шагов квантования импульсной характеристики, не равных нулю;

N(M — количество ненулевых шагов.

Кроме того, при накоплении по формуле (3) значений V (r7у) к последние не изменяются в двух последовательных периодах дискретизации входного сигнала, если для второго периода $," = О. Сигналом, при котором модулятор большую часть времени

45 находится в режиме молчания, т.е. генерирует последовательность fS = (0), может являться речевой сигнал.

Цифровой фильтр работает следующим образом.

Перед началом работы необходимо провести обнуление сумматоров 16 и 17 и блока 6 оперативной памяти (цепи сброса не показаны). Такое обнуление необходимо проводить при случайных сбоях, например, питания, чтобы предотвратить накопление ошибок в выходном сигнале фильтра.

55 В блоке 13 находятся записанные ранее только ненулевые значения шаг"в квантования импульсной характеристики вместе со своими номерами. С этой целью кажM-1 (11) (X) 7(\7у) = Z

С7(Су), йа<

15 у= Z„Vу;. (2)

Этапы эти представляются в виде последовательного включения трех накапливающих сумматоров, причем первый из них осуществляет дозированное суммирование М

20 слагаемых по формуле (2) в каждый период дискретизации входного сигнала.

1387174

55 дое слово блока 13 разбито на две части. В части, соответствующей первым выходам блока 13, содержится значение шага S;, а в (И) части, соответствующей вторым выходам блока 13, его номер i E (а/a = О, М вЂ” I).

Таким образом, всего используется N ячеек блока 13 памяти.

Тактовые импульсы (фиг. Ça) частотой

NT (Т вЂ” период дискретизации) с выхода генератора 10 импульсов поступают на счетный вход счетчика 11 и первый управляющий вход блока 6 памяти, куда записываются произведения. По нулевому значению выходного кода счетчика 11 на выходе элемента ИЛИ вЂ” НЕ 7 формируется импульс (фиг. 36), по переднему фронту которого (в момент времени to) производится считывание выходного сигнала S модулятора 1 (Х) (фиг. Зв), на информационный вход которого с входа 19 подается входной аналоговый сигнал, Выбор блоков 6 и 13 памяти производится при помощи сигнала на выходе элемента ЗАПРЕТ 9 при низком уровне которого блоки 6 и 13 находятся в выбранном, а при высоком уровне — в невыбранном состояниях. Управление режимом работы блока 6 памяти (чтение / запись) производится при помощи сигнала с генератора

10 (фиг. Зв), при высоком уровне которого производится чтение из блока 6, а при низком — запись в блок 6.

Допустим, что в данном периоде дискретизации Т выходной сигнал модулятора 1 гСк) О. Это приводит к тому, что выходной сигнал элемента ИЛИ вЂ” НЕ 8 (фиг. Зг), а значит и сигнал с элемента 9 (фиг. Зд) равны нулю, т.е. блоки 6 и 13 находятся на протяжении указанного периода дискретизации Т в выбранном состоянии На интервале (О, Т) значение сигнала S> пссту х) пает на входы перемножителя 2, на другие входы которого последовательно подаются в циклическом порядке с первых выходов блока 13 памяти все N ненулевых значений шагов квантования (S; 1, каждый на протяжении времени TN . Результат перемножения S S; подается на первые входы (х) <ы сумматора 4, на вторые входы которого подается сигнал с выхода блока 6 памяти в режиме чтения.

Сумматор 4 суммирует на протяжении интервалов времени (to, t,) (tz 1з) и так далее выходные значения перемножителя 2 со значениями запомненных в блоке 6 сумм произведений шагов квантования на коэффициенты (неполных, т.е. содержащих менее N слагаемых сверток (3) . В последующие интервалы времени (to, t4) и так далее, начиная с заднего фронта сигнала генеpampa 10 и при равенстве этого сигнала нулю (фиг. Ça), производится запись накопленной величины сигнала (соответствующей неполной свертке), в ту же ячейку блока 6 памяти через блок 5 мультиплексора. l0

Такое накопление сигнала в виде неполной свертки проводится на протяжении всех интервалов времени TN, кроме (to, tz), когда появляется импульс с выхода элемента ИЛИ вЂ” НЕ (фиг. Зб). В интервале времени (tot ) сигнал с выходов блока

6 памяти, соответствующий неполной свертке и содержащий N — 1 слагаемое, суммируется в сумматоре 4 с очередным значением выходного сигнала перемножителя 2.

В результате этого суммирования он становится равным полной свертке (3) . Импульс с элемента 7 на время t g (tot ) переводит р блока 5 мультиплексирования в другое положение, в результате чего в момент времени ti, т.е. по переднему фронту импульса формирователя (фиг. 3e), выходной сигнал сумматора 4 записывается в накапливающий сумматор 16, а в соответствующую ячейку блока 6 памяти в интервале времени (tqtz) записывается «О».

Накапливающий сумматор 16 формирует за период (Цз) (время существования импульса формйрователя 15) значение сигнала V у„, который по заднему фронту импульса формирователя 15 (момент времени

tz записывается в сумматор 17, где суммируется с предыдущим отсчетом выходногс сигнала фильтра у„ 1, в результате чего на цифровых выходах 21 фильтра формируется выходной сигнал у„в формате импульснокодовой модуляции. При помощи цифроаналогового преобразователя 18 сигнал (у» f преобразуется в аналоговую форму у (t) и подается на аналоговый выход 20 фильтра. В последующие периоды дискретизации при S+ 0. работа фильтра происходит аналогично.

Номера ячеек блока 6 памяти задаются рециркулирующими относительно номеров ячеек блока 13 памяти. Они вычисляются сумматором 3, суммирующим по модулю М код с вторых выходов блока 13, соответствующий последовательности номеров ненулевых шагов квантования (m=mo...,m„ 3 со значением кода на выходах счетчика

12, имеющего коэффициент пересчета М.

Допустим, что в к-м периоде дискретизации значение выходного кода счетчика 12 К=О тогда последовательность номеров ячеек блока 6 памяти имеет вид (и)

= ((m+K) modM= mo,...,m ) (фиг. Зж, при mo= О; m i= М вЂ” 1; 5 g := О).

В этом .периоде дискретизации значение неполной свертки, содержащей N — 1 слагаемое, находится в ячейке n=mo+K=

=mo блока 6 и подается в интервале времени (1д, ti) на сумматор 4, в результате чего на его выходах формируется полная свертка (3), а в указанную ячейку записывается нулевое значение кода. В следующем периоде дискретизации последовательность (п1 смещается на единицу ) п =

{(т+к)modN= mi,...,m„ i, moJ, сверт1387174

Формула изобретения

55 ка, содержащая N — 1 слагаемое, находится в ячейке п=гпо+ к=, mi.

После суммирования в сумматоре 4 ячейка п блока 6 памяти обнуляется, а в остальные ячейки записываются те же суммы содержащие дополнительно значение

Sq i S;, i= mo,...,m„ь причем в ячейку обнуленную в предыдущем периоде дискретизации, записывается значение S> i SM (х) ih)

Допустим, что в некотором (к+1)-м пе(ху риоде дискретизации Syyi =О. Тогда на этом интервале времени (О, Т) элемент ИЛИ вЂ” НЕ

8 формирует сигнал, равный единице. Однако последний не проходит через элемент ЗАПРЕТ 9, так как на запрещающем входе последнего в интервале времени (т,, t2) присутствует единичный сигнал, Это означает, что на интервале (to, t2) блоки 6 и 13 памяти находятся в выбранном состоянии.

Результат перемножения шага квантования входного сигнала на последовательность коэффициентов при нулевом сигнале с элемента 9 равен $ + S; = — (О) на всем интервале дискретизации. Неполная свертка, содержащая N — 1 слагаемое, в интервале времени Cto, t|) выводится из блока 6 памяти, суммируется в сумматоре

4 с нулевым результатом перемножения и в момент времени ti (по переднему фронту импульса формирователя 15) записывается в накапливающий сумматор 16. В результате этого сумматоры 16 и 17 формируют выходной сигнал фильтра у +1 так же, как и в предыдущем случае при S>"- О. В интервале времени (ti, 12) на место указанной неполной свертки в блоке 6 памяти записывается нулевое значение кода, чем подготавливается очередной цикл накопления N слагаемых по формуле (3).

После окончания импульса с блока 5 на выходе элемента 9 появляется единичный сигнал, который переводит блоки 6 и 13 памяти в невыбранное состояние. Последнее правомерно, так как суммирование нулевого значения произведения величин шага квантования входного сигнала на коэффициенты с запомненными в блоке 6 памяти значениями неполных сверток не изменяют значений последних.

В последующем интервале дискретизации работа фильтра происходит аналогично.

Блок 6 памяти (фиг. 2) работает следующим образом.

При подаче сигнала низкого уровня на второй управляющий вход блок 23 находится в выбранном состоянии, а при подаче сигнала высокого уровня переходит в невыбранное состояние с уменьшенной потребляемой мощностью. В выбранном состоянии управление оежимом записи и чтения из блока 6 осуществляется импульсами генератора 10 импульсов. По заднему фронту этих импульсов значение входного сигнала блока 6 записывается в буферный регистр

22, а далее при нулевом тактовом сигнале переписывается из регистра 23 в заданную блоком 3 ячейку 23. Включение регистра 22 позволяет избежать неопределенного значения входного сигнала блока 6. При единичном уровне тактового сигнала из заданной блоком 23 ячейки блока 23 значение, записанное в ней ранее, подается на выходы блока 6.

Функция управляющего входа в блоке 13 аналогична функции второго управляющего входа блока 6.

Формирователь 15 импульсов предназначен для разделения во времени вычисления полной свертки, промежуточного суммирования и получения выходного отсчета фильтра.

Таким образом, в рассмотренном цифровом фильтре затраты времени на вычисление одного значения полной свертки (3) равны t= N (max (1, 1-.-х) + 1 + Ь..-у), где N — количество ненулевых членов;

1 .-у+1з .. время обращения блока 6 памяти

tg, tï — время выполнения арифметических операций в сумматоре 4 и перемножителе 2 соответственно.

За счет уменьшения разрядности шагов квантования входного сигнала и коэффициентов импульсной характеристики значения

ty и Ь меньше, чем в известном фильтре, а значит при одинаковом значении N расматриваемый фильтр обладает большим быстродействием.

Быстродействие также увеличивается за счет того, что в К-м интервале дискретизации полная свертка (3) выводится на сумматор 16 в ((К вЂ” 1)N+1)-м такте, что позволяет по сравнению с известным получить выигрыш в быстродействии, равный (K(N — 1) — ((K — 1) N+1) = N — 2 тактам.

Кроме того, устранение операции умножения нулевых значений шагов квантования входного сигнала на коэффициенты, с отключением на соответствующее время блоков памяти, позволяет повысить экономичность фильтра.

Цифровой фильтр, содержащий генератор импульсов, выход которого подключен к первому управляющему входу блока оперативной памяти, первому входу формирователя импульсов и входу первого счетчика, выходы разрядов которого подключены к адресным входам блока постоянной памяти и входам первого элемента ИЛИ вЂ” НЕ, выход которого соединен с вторым входом формирователя импульсов и управляющим входом блока мультиплексирования, первые информационные входы которого объедине!

387174

Фиг.2 ны с информационными входами первого накапливающего сумматора, выходы которого соединены с информационными входами второго накапливающего сумматора, выходы которого соединены с входами цифроаналогового преобразователя, выход которого является аналоговым выходом цифрового фильтра, выход переполнения первого счетчика соединен с входом второго счетчика, выходы которого подключены к первым входам первого сумматора, вторые информационные входы блока мультиплексирования подключены к шине логического нуля, выходы блока мультиплексирования и первого сумматора соединены соответственно с информацонными и адресными входами блока оперативной памяти, выход формирователя импульсов подключен к входам синхронизации первого и второго накапливающих сумматоров, отличающийся тем, что, с целью повышения быстродействия цифрового фильтра, в него введены перемножитель, >Q второй сумматор, второй элемент ИЛИ вЂ” НЕ, элемент ЗАПРЕТ и модулятор дифференциальной импульсно-кодовой модуляции, информационный вход которого является входом цифрового фильтра, тактовый вход модулятора дифференциальной импульсно-кодовой модуляции объединен с запрещающим входом элемента ЗАПРЕТ и подключен к выходу первого элемента ИЛИ вЂ” НЕ, выходы модулятора дифференциальной импульсно-кодовой модуляции подключены к первым входам перемножителя и входам второго элемента ИЛИ вЂ” НЕ, выход которого соединен с разрешающим входом элемента ЗАПРЕТ, выход которого подключен к второму управляющему входу блока оперативной памяти и управляющему входу блока постоянной памяти, первые и вторые выходы которого соединены с вторыми входами соответственно перемножителя и первого сумматора, выходы перемножителя и блока оперативной памяти соединены соответственно с первыми и вторыми входами второго сумматора, выходы которого подключены к информационным входам первого накапливающего сумматора, выходы второго накапливающего сумматора являются цифровыми выходами цифрового фильтра.

1387174

Составитель О. Ревинский

Редактор М. Блаиар Техред И. Верес Корректор А. Тяско

Заказ 1231/57 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4