Формирователь адресных сигналов для буферной памяти

Формирователь адресных сигналов для буферной памяти

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 !-! 11 С 7 00

Г т ! б

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1244717 (21) 4126976/24-24 (22) 01.10.86 (46) 15.04.88. Бюл. № 14 (72) В. С. Лупиков и В. В. Богданов (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР № 1244717, кл. G ll С 7/00, 1984. (54) ФОРМИРОВАТЕЛЬ АДРЕСНЫХ СИГНАЛОВ ДЛЯ БУФЕРНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано

„„SU„„1388944 А 2 в качестве формирователя адреса буферного запоминающего устройства для последовательной адресации ячеек памяти.

Целью изобретения является расширение области применения формирователя адресных сигналов. Устройство содержит счетчики 1, 2, 7, элементы И вЂ” ИЛИ 3, согласующий элемент 12, коммутатор 13, триггер 8, инверторы 10. 1, элемент ИЛИ 9, формирователь 25 импульсов. Область применения формирователя расширяется за счет увеличения информационной емкости поля памяти. 1 ил.

1388944

Формула изобретения

Составитель Ю. Сь>чев

Редактор A..Чежнина Техред H. Верес Корректор М. Демчик

Заказ 1525/54 Тираж 590 Подписное

ВНИИПИ Государственного комитета СГ СР Ilo делам изобретений и открыл ий

I 13035, Москва, Ж--;35, Раугнская наб., д. 4<5

Производственно-полиграфическое предприятие, г. Ужгород, ул. 11роект ая, 4

Изобретение относится к вычислительной технике и может быть использовано в каестве формирователя адреса буферного заоминающего устройства для последовательной адресации ячеек памяти.

Цель изобретения — ра,сширение области применения формирователя адресных сигналов за счет организации модульного принципа формирования адресов обращения.

На чертеже представлена структурная схема формирователя адресных сигналов.

Формирователь адресных сигналов содержит первый 1 и второй 2 счетчики, элементы И вЂ” ИЛИ 3, адресные выходы 4, первый 5 и второй 6 управляющие входы, третий счетчик 7, триггер 8, элемент ИЛИ 9, первый !О и второй 11 инверторы с открытым коллекторным выходом, согласующий элемент 12, коммутатор 13, третий 14 и четвертый 15 управляющие входы, первый 16 и второй 17 управляющие выходы, пятый 18 и шестой 19 управляющие входы. третий 20, четвертый 21, пятый 22 и шестой 23 управляющие выходы, установочный вход 24 и формирователь 25 импульсов.

Коммутатор 13 может быть выполнен в виде кроссировочного поля или переключателя 26 и элемента 27 НЕ.

Формирователь адресных сигналов работает следующим образом.

Перед началом работы сигналом по установочному входу 24 счетчик 7 и триггер 8 модулей устанавливаются в нулевое состояНие, при этом на первом управляющем выходе 16 присутствует высокий уровень сиг

Нала. Высокий уровень сигнала на управляющем выходе 16 приводит к срабатываник> формирователя 25 импульсов, выходной сигНал которого устанавливает в нулевое состояние счетчики 1 и 2 модулей.

При поступлении запроса за текущим адресом записи, который поступает на первый управляющий вход 5> первого модуля, а также на третий 14 и пятый 18 управляющие входы этого модуля и пятые управляющие входы 18 остальных модулей, к адресным выходам 4 модулей подключаются через открытые по третьим входам элементы ИИЛИ 3 выходные сигналы счетчиков 1. Задним фронтом сигнала на первом управляк>щем входе 5 первого модуля производится модификация содержимого счетчиков и 7 (добавляется единица). Формирование последующих адресов записи для буферной памяти осуществляется аналогично.

При поступлении запроса за текущим адресом чтения, который поступает на вто10

35 рой управляющий вход 6 первого модуля, а также на четвертый 15 и шестой 19 управляющие входы этого модуля и шестые управляющие входы 19 остальных модулей, к адресным выходам 4 модулей подключаются через открытые по четвертым входам элементы И вЂ” ИЛИ 3 выходные сигналы счетчиков 2. Задним фронтом сигнала на втором управляющем входе 6 первого модуля производится модификация содержимого счетчика 2 (добавляется единица) и счетчика 7 (вычитается единица).

Формирование последующих адресов чтения для буферной памяти осуществляется аналогично. Триггеры 8 устанавливаются в единичное состояние сигналами переполнения соответствующих счетчиков 7 и сбрасываются в нулевое состояние сигналами, приходящими на вычитающие входы этих с четч и ко в.

Каждый раз при появлении высокого уровня сигнала на управляющем выходе 16

«Буфер пуст» срабатывает формирователь 25 импульсов, выходной сигнал которого устанавливает в нулевое состояние счетчики

1 и 2. При использовании буферной памяти для ввода данных от информационных каналов в процессор обработки требуемая емкость буферной памяти изменяется от одного сеанса обработки к другому, так как она определяется количеством обрабатываемых информационных каналов и сложностью алгоритмов их обработки, которые в общем случае различны.

Исиользование предлагаемого формирователя адресных сигналов Йозволяет отводить для буферной памяти каждый раз оптимальный размер из общего поля памяти, что обеспечивает эффективное использование информационной емкости поля i13мяти системы обработки.

Формирователь адресных сигналов для буферной памяти по авт. св, ¹ 1244717, отличающийся тем, что, с целью расширения области применения формирователя за счет организации модульного принципа формирования адресов обращения, в него введен формирователь импульсов, вход которого соединен с выходом первого инвертора с открытым коллекторным выходом, а выход формирователя импульсов подключен к установочным входам первого и второго счетчиков, причем установочные входы третьего счетчика и триггера соединены с установочным входом устройства.