Устройство для управления группой n статических преобразователей частоты,включенных параллельно по входу и выходу

Устройство для управления группой n статических преобразователей частоты,включенных параллельно по входу и выходу

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике и может быть использовано в тиристорных преобразователях. Цель изобретения - повышение надежности. Устройство содержит группу статических преобразователей частоты, включенньпс параллельно по входу и выходу . Каждый преобразователь содержит управляемый выпрямитель, выход которого через фильтр и датчик тока подключен к инвертору. Изобретение обеспечивает мгновенное включение преобразователя на параллельную работу без перегрузок как работающих -: преобразователей, так и вновь вводимого в работу, путем предварительного заряда конденсатора фильтра. 1 3.п.ф-лы, 1 ил. i (Л

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) Б12 4 Н 02 " 5/44

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4039406/24-07 (22) 24.03.86 (46) 15.04.88. Бюл. У 14 (71) Саратовский политехнический институт (72) И.И. Кантер, Ю.Б. Томашевский, И.И. Артюхов, В.А. Серветник;

М.B. Анисимов и А.Е. Бочков (53) 621.316.727(088.8) (56) Авторское свидетельство СССР

Ф 896724, кл. Н 02 M 7/5 15, 1979.

Авторское свидетельство СССР

Ф 1267563, кл. Н 02 М 5/44, 1984. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ГРУППОЙ N СТАТИЧЕСКИХ ПРЕОБРАЗОВАТЕЛЕЙ

ЧАСТОТЫ, ВКЛЮЧЕННЫХ ПАРАЛЛЕЛЬНО ПО

ВХОДУ И ВЫХОДУ (57) Изобретение относится к электротехнике и может быть использовано в тиристорных преобразователях. Цель изобретения — повышение надежности.

Устройство содержит группу статических преобразователей частоты, включенных параллельно по входу и выходу. Каждый преобразователь содержит управляемый выпрямитель, выход которого через фильтр и датчик тока подключен к инвертору. Изобретение обеспечивает мгновенное включение преобразователя на параллельную работу без перегрузок как работающих преобразователей, так и вновь вводимого в работу, путем предварительного заряда конденсатора фильтра.

1 з.п..ф-лы, 1 ил.

1388973

Изобретение относится. к преобразовательной технике и может быть использовано в тиристорных комплек"сах для электроснабжения предприятий на повышенных частотах, Цель изобретения -- повьппение на-, дежности путем нскггючения токовых перегрузок в пусковых режимах.

На чертеже представлена схема

10 предлагаемого устройства, В устройстве для управления группой N статических преобразователей частоты, включенных параллельно по входу и выходу, каждый из преобразователей содержит управляемый выпрямитель 1, выход которого через фильтр 2 и датчик 3 тока подключен к входу инвертора 4, первый силовой ключ 5, соединяющий входные зажимы 20 преобразователя с силовым входом выпрямителя 1, второй силовой ключ 6, соединяющий выход инвертора 4 с выходными зажимами ггреобразователя, блок 7 управления выпрямителем вы1 ход которого подключен к первому входу элемента И 8, выход которого соединен с управляющим входом управляемого выпрямителя 1, блок 9 сравнения один вход которого соединен с выходом 0 датчика 3 тока, управляющие входы первого 5 и второго б силовык ключей и второй вход элемента И. 8 первого преобразователя соединены между собой и образуют вход разрешения включения, выход блока 9 сравнения первого преобразователя подключен к входу блока

7 управления выпрямителем, сумматор

10 входы которого соединены с вь1ходами датчиков 3 тока каждого преобразо- 40 вателя, первый 11 и второй 12 делите-. ли, выполненные управляемыми с N-1 управляющими входаьаг 13 и 14 и соответственно с N u N-l ступенями деления, выход сумматора 10 через первый делитель 11 подключен к прямому- входу первого компаратора 15 и вторым входам блоков 9 сравнения преобразователей, а через второй делитель 12инверсному входу торого компара 5О тора 16, инверсный вход первого 15 и прямой вход второг о 16 компараторов соединены с источником 17 опорного напряжения, выходы первого 15 и второго 16 компараторов подключены

55 соответственно к первому и второму входам логического блока 18. Каждый преобразователь, кроме первого,дополнительно снабжен управляемым переключателем 19, генератором 20 линейно изменяющегося напряжения, формирователем 21 узкого импульса, RS-триггером 22, вторым элементом И 23, элементом ИЛИ 24, компаратором 25, причем выходы логического блока 18 соединены соответственно с первым входом второго элемента И 23 предыдущего преобразователя, начиная с третьего, и с управляющими входами первого 5 и второго 6 силовых ключей, а также с первым входом генератора 20 линейно изменяющегося напряжения и через формирователь 21 узкого импульса с S входом RS-триггера каждого последующего преобразователя, выход генератора 20 линейно изменяющегося напряжения преобразователей, начиная с второго, подключен к первому входу управляемого переключателя 19, вторым входом подключенного к выходу блока 9 сравнения,а выходом — к входу блока 7 управления выпрямителем, выход второго элемента И 23 соединен с управляющим входом переключателя 19 и первым входом элемента

ИЛИ 24, выход которого подключен к второму входу первого элемента И 8, прямой выход RS-триггера 22 подключен к второму входу элемента ИЛИ 24, инверсный выход соединен с вторым входом второго элемента И 23 и вторым управляющим входом генератора 20 линейно изменяющегося напряжения, вход компаратора 25 подключен к выходу датчика 3 тока, а выход — к Квходу RS-триггера 22, выходы логического блока 18 соединены с соответствующими управляющими входами первого 11 и второго 12 делителей напряжения управляющие входы первого 5

t и второго 6 силовык ключей второго преобразователя соединены с входом разр еше ния включения, первым входом генератора 20 линейно изменяющегося . напряжения и через формирователь

21 узкого импульса с S-входом R S— триггера 22.

Логический блок 18 содержит элемент ИЛИ 26, элемент 27 временной задержки, элемент НЕ 28 и реверсивный сдвиговый регистр 29, причем первый вход элемента ИЛИ 26 соединен с первым записывающим и первым управляцим входами регистра 29 и образует первый вход логического блока, второй вход элемента ИЛИ 2б соединен с вторым управляющим входом и через

Р, = П,.Т„„, (i = Г;Й), в где U — входное напряжение i-ro ин- р вертора 4, снимаемое с филь- к тра 2; в

Ig — среднее значение тока, по-. 30 ф требляемого i-м инвертором 4. с

Так как эквивалентное сопротивле- о ние R „. цепи постоянного тока i-ro л инвертора 4 мало, то напряжения пита- д ния инверторов незначительно отлича- . к ются друг от друга. Регулируя их с б 35 помощью регуляторов, можно добиться к соответствующих значений токов ? ; . щ

Информация о величине токов Т» ; от т датчиков 3, выполненных, в частности, е в виде шунтов, поступает на входы ед сумматора 1О, на выходе которого об- э разуется напряжение в л

П, =-K Ug а=» а5 д где Ug„ — напряжение, пропорциональ- 1

\ ное величине потребляемого 2 тока Т . i-м преобразова- н телем. т

На выходе первого делителя 11 об- щ разуется напряжение

1 бл

U - — 0 = — g Uy к к п которое представляет собой текущую к автоматически вычисляемую уставку си- 55 стемы распределения токов. Здесь K-число инверторов, включенных к теку- »пол щий момент времени на параллельную работу.

3 13889 элемейт НЕ 28 с вторым записывающим входом регистра 29 и образует второй . вход логического блока 18, выход элемента ИЛИ 26 через элемент 27 временной задержки подключен к синхро5 низирующему входу регистра 29, выходы реверсивного сдвигового регистра 29 образуют выходы логического блока 18. 10

Устройство работает следующим образом.

Наряду с равномерным делением мощности нагрузки между работающими преобразователями в устройстве осуществляется включение (отключение) отдельных преобразовательных агрегатов в зависимости от величины нагрузки.

Равномерное распределение нагрузки между параллельно работающими 20 в данный момент преобразователями осуществляется следующим образом.

Мощности, потребляемые инвертора,:мн, равны

73 а

Блок 9 i-ro преобразователя производит сравнение напряжения Ug,, пропорционального величине тока, потребляемого инвертором 4 i-го преобразователя, с напряжением текущей уставки

U и формирует сигнал рассогласования a Ug = 0, .. -U„, пропорциональный отклонению текущего значения тока, потребляемого i-м инвертором 4, от среднеарифметического значения токов, потребляемых работающими в данный момент инверторами, Сигнал рассогласования 4 Ug„ c выхода блока 9 поступает в первом преобразователе непосредственно, а в остальных через управляемый ключ 19 на вход блока 7 управления выпрямителем 1.

Иэ всей совокупности преобразователей первый является ведущим, осталь ные N-1 ведомыми. Включение преобразователей производится подачей напряения U которое непосредственно ключает первый преобразователь в аботу и подготавливает следующий. оперативному включению путем предарительного заряда конденсатора ильтра 2. Подобная процедура осуще-. твляется.каждый раз при включении чередного преобразователя на паралельную работу. Преобразователь ввоится в работу, следующий готовится включению, у которого при этом сраатывают силовые ключи 5 и 6, запусается генератор 20 линейно иэменяюегося напряжения и через формирова" ель 21 RS -триггер 22 устанавливатся в единичное состояние. Сигнал иничного уровня через логический лемент ИЛИ 24 поступает на второй ход первого элемента И 8, разрешая одачу управляющих импульсов с выхоа блока 7 управления на выпрямитель

Время заряда конденсатора фильтра определяется генератором 20 линейо изменяющегося напряжения. Генераор 20 вырабатывает линейно изменяю« ееся напряжение, которое через упавляемый ключ 19 поступает на вход ока 7. При этом напряжение цепи остоянного тока подготавливаемого включению блока будет расти, пока цепи инвертора 4 не появится ток. о случится в тот момент, когда винится условие.

П» „> ш1п (П, "4 П ), (j = l, K), 3

1388973 6 нальном режиме. Сравнение U> и Б с U осуществляется соответственно

« первым и вторым компараторами !5 и 16, По мере роста нагрузки выполняется не5 л

К равенство U 4U«-hUq и на выходе пер1 вого компаратора 15 формируется сигна нал единичного уровня, с появлением о- которого реализуются алгоритм включения очередного преобразователя на

25 параллельную работу и подготовка к я, оперативному включению следующего, 2 По мере уменьшения нагрузки выполнял л нал ется неравенство У z U dU и на выра» !5 ходе второго компаратора 16 появляетл ся сигнал единичного уровня, который рез приводит к отключению одного преобие разователя из группы работающих преобразователей снятием импульсов упкий 2п равления с входа выпрямителя 1, переводя его в состояние готовности к оперативному включению, при этом конденсатор фильтра 2 указанного блока остается заряженным. Одновременно отключается еще один преобразователь, I находившийся до этого в состоянии готовности к включению, посредством размыкания силовых ключей 5 и 6.Здесь г- 40, в U — величины, расширяющие диа3g пазон, характеризуемый постоянством а структуры силовой схемы статических преобразователей. Они задаются напряжением смещения U подаваемым на вы- прямой вход первого компаратора 15 ав- и инверсный вход второго компаратора

35 1р ле- 16, Введение их вызвано тем, что О

;Ъ, р- и U . обладают некоторой погрешностью, н- определяемой датчиками 3, сумматором о- 10 и делителями 11 и 12.

55 где Ц» Цд — напряжения постоян < ного тока соответственно работающих преобразователей и подготавливаемого работе; лП вЂ” падение напряжения

1 эквивалентном сопр

THBJIeHÈÈ Rg е

При этом на выходе компаратора появляется сигнал единичного уровн

< который устанавливает RS-триггер 2 в нулевое состояние. Единичный сиг с инверсного выхода RS-триггера сб сыв ает ге нер ат ор 20. Нулев ой сиг на с прямого выхода RS-триггера 22 че элемент ИЛИ 24 блокирует прохожден

t импульсов с выхода блока. 7 на вход выпрямителя 1 через первый логичес элемент И 8. В результате конденса тор фильтра 2 оказывается заряжен ным, а преобразователь — готовым к оперативному включению. Включение указанного преобразователя на парат лельную работу производится подаче единичного уровня на первый вход второго. элемента И 23, другой вход которого подключен к инверсному вь ходу RS-триггера 22. Во время подготовки включения нулевой сигнал н .нем является блокирующим. После за ряда конденсатора фильтра 2 он сни мается. Соответствующий сигнал на ходе элемента И 23 переключает упр ляемый ключ 19, обеспечивая поступ ние на вход блока 7 управления опо ного напряжения, определяемого ко туром стабилизации и контуром равн

MepHoFo pBcIlpеделения нагрузки IIpи 40 этом сигнал единичного уровня через элемент ИЛИ 24 снимает запрет, разре,шая прохождение импульсов управления с выхода блока 7 на вход выпрямителя

1 через первый элемент И 8. Подготовленный к включению преобразователь оперативно вводится в работу, при этом исключается его перегрузка по току.

На выходах первого и второго управ-5О ляемых делителей 11 и 12 соответствен1 к но формируются сигналы U, к

1 и U = — — Uz, . Источником 17

2- К-1 = ю опорного напряжения задается сигнал общий для всех инверторов. Он соответствует з начению тока, потребляемого отдельным инвертором в номиАлгоритм включения отдельного преобразователя агрегата реализуется следующим образом. . Сигнал единичного уровня с выхода первого компаратора 15 поступает на первый вход логического блока 18.

При этом реализуются процедура записи логической единицы в младший разряд регистра 29 и сдвиг выходной последовательности влево. Элемент 27 задержки обеспечивает сдвиг синхронизирующего момента записи на время, необходимое для установления необходимых уровней на управляющих S» Б„и записыв ающих D и Р», входах регистра 29 ° Запись очередной единицы в регистр 29 приводит к подключению очередного преобразователя на параллельную работу. При этом уровень логической единицы с соответствующего

88973 8 го в работу, путем предварительного заряда конденсатора фильтра, что позволяет обеспечить электроснабжение потребителей с высокой надежностью.

35

45

7 13 выхода сдвигового регистра 29 производит переключение управляемого ключа 19 преобразователя, подготовленно.го к оперативному включению, обеспечивая поступление опорного напряжения на вход блока 7 управления выпря,мителем 1, определяемого контуром

,стабилизации выходного напряжения и контуром равномерного распределения нагрузки. С первого элемента И 8 снимается блокирующий сигнал, и импульсы управления поступают на выпрямитель 1. Преобразователь включается в работу. Интервал времени между изменением нагрузки и подключением очередного преобразователя опреде.— ляется только быстродействием системы управления. Из него исключается со" ставляющая, связанная с бесперегрузочным вводом преобразователя на параллельную работу, которое может составлять единицы секунд. .С вводом очередного преобразователя на параллельную работу реали= зуется также процедура подготовки следующего.

Отключение преобразователя при сбросе нагрузки осуществляется следующим образом.

Единичный уровень с выхода второго компаратора 16 поступает на второй вход логического блока 18. Этот сигнал инвертируется логическим элементом НЕ 28 и поступает на второй за" писывающий вход регистра 29. С задержкой, определяемой элементом 27, происходят запись логического нуля в старший разряд регистра 29 и сдвиг выходной последовательности право.

При этом старшая единица в выходной последовательности заменяется нулем, снимаются импульсы управления выпря-, мителем 1 соответствующего преобразователя, который переводится в режим готовности к оперативному включению, а преобразователь, который ранее находился в этом режиме, отключается путем размыкания силовых ключей 5 и 6. Последовательность на .выходе логического блока 18 обеспечивает необходимые коэффициенты деления управляемых делителей и путем замыкания соответствующих ключей.

Таким образом, использование изобретения обеспечивает мгновенное включение преобразователя на параллельную работу без перегрузок как работающих

I преобразователей, так и вновь вводимоФормула изобретения устройство для управления группой N статических преобразователей частоты, включенных параллельно по входу и выходу, каждый из которых содержит упрвляемый выпрямитель, выход которого через фильтр и датчик тока подключен к входу инвертора,-управляющие входы которого предназначены для подключения к блоку управления инвертором, первый силовой ключ, подключакщий входные зажимы к силовым входам выпрямителя, второй силовой ключ, подключающий выход инвертора к выходным зажимам, блок управления выпрямителем, выход которого подключен к первому входу элемента И, выход которого соединен с управляющим входом выпрямителя, блок сравнения, один вход которого соединен с выходом датчика. тока, управляющие входы первого и второго силовых ключей и второй вход элемента И первого преобразователя соединены между собой и образуют вход разрешения включения, выход блока сравнения первого преобразователя подключен к входу блока управления выпрямителем, суммат ор, входы котоI рого соединены с выходами датчиков тока каждого преобразователя, первый и второй делители, выполненные управляемыми с N-1 управляющими входами и соответственно с N u N-1 ступенями деления, выход сумматора через первый делитель подключен к прямому входу первого компаратора и вторым входам блоков сравнения преобразователей, а через второй делитель - к инверсному входу второго компаратора, инверсный вход первого и прямой вход второго компараторов соедйнены с источником опорного напряжения, выходы первого и второго компараторов подключены соответственно к первому и второму входам логического блока, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности путем исключения токовых перегрузок в пусковых режимах, каждый преобразователь, кроме первого, снабжен управляемым переключателем, генерат ром линейно

9 1 3 изменяющегося напряжения, формирователем узкого импульса, RS -триггером, вторым элементом И, элементом

ИЛИ, компаратором, причем выходы логического блока соединены соответСтвенно с первым входом второго элемента И предыдущего преобразователя„ йачиная с третьего, и с управляющими

Фходами первого и второго силовых кл ей, а также с первым входом генера 1 ора линейно изменяющегося напряжейия и через формирователь узкого имйульса с S-входом RS --триггера каждо го последующего преобразователя, вьгход генератора линейно изменяющегося напряжения преобразователей, начиная

С второго, подключен к первому вход управляемого переключателя, вторым входом подключенного к выходу блока сравнения, а выходом - к входу блока управления выпрямителя, выход второго элемента И соединен с управляющим входом переключателя и первым (.входом элемента ИЛИ, выход которого

Подключен к второму входу первого элемента И преобразователя, прямой выход RS -триггера подключен к вто1 ому входу элемента ИЛИ, инверсный г1ыход соединен с вторым входом второго элемента И и вторым управляющим йходом генератора линейно изменяю88973

10 щегося напряжения, вход компаратора подключен к выходу датчика тока, а выход — к R-входу RS -триггера, выходы логического блока соединены с соответствующими управляющими входами первого и второго делителей напряжения, управляющие входы силовых ключей второго преобразователя соединены с ю-ip входом разрешения включения, первым входом генератора линейно изменяющегося напряжения и через формирователь узкого импульса с S-входом RSтриггера.

15 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что логический блок содержит элемент ИЛИ, элемент у временной задержки, элемент НЕ, реверсивный сдвиговый регистр, причем

20 первый вход элемента ИЛИ соединен с первым записывающим и первым управляющим входами регистра и образует первый вход логического. блока, второй вход элемента ИЛИ соединен с вторым

2б управляющим входом и через элемент НЕ с вторым записывающим входом регистра и образует второй вход логического блока, выход элемента ИЛИ через элемент временной задержки подключен к

3р синхронизирукицему входу регистра, выходы реверсивного сдвигового регистра образуют выходы логического блока.

1388973

Составитель С. Станкевич

Техред Л.Олийнык Корректор М. Демчик

Редактор А. Лежнина

Тираж 665

Заказ 2589

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

133035, Москва, Ж-35 ° Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4,