Цифровой частотно-фазовый дискриминатор

Цифровой частотно-фазовый дискриминатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике . Цель изобретения - повышение помехоустойчивости и сокращение времени перехода в режим сравнения фаз из режима сравнения частот. Цифровой частотно-фазовый дискриминатор (ЦЧФД) содержит счетчик 1, статический регистр (СР) А, блок 6 запрета, элемент, ИСКЛЮЧАИЧЕЕ ИЛИ 7, D-триггеры 8, 9, формирователь 10 коротких импульсов, элемент ИЛИ 11, элемент И 12, элементы И-НЕ 13-17. Опорные импульсы поступают на вход 3 счетчика 1, а счетные импульсы - на вход 2. Со счетчика 1 информация заносится в СР 4, На выходе СР 4 формируется код, пропорциональный разнести фаз входного и опорного импульсов. Если частота входных импульсов больше частоты опорных импульсов, то разность фаз убывает от 2ТТ до 0. При скачкообразном изменении разности фаз от О до 2Т происходит переключение знакового разряда СР 4 из нулевого состояния в единичное, что вызывает переход дискриминатора в релсзда сравнения частот. В этом режиме на выходе СР 4 возникает сигнал биений. 3 ил. (Л с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 D 13 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИ ;. / н двтог ском свидетельствм - .«::а,,„ "

/ (61) 125; 289 (21) 4108752/24-09 (22) 25.08.86 (46) ?3.04.88. Вюл. Р 15 (72) В.Г.Аристов, Б.Г.Иванов, А.Н.Кузнецов и С.В.Матвеев (53) 621.398 (088.8) (56) Авторское свидетельство СССР

Ф 1251289, кл. Н 03 В 13/00, 1985. (54) ЦИФРОВОЙ ЧАСТОТНО-ФАЗОВ1 1Й ДИСКРИМИНАТОР (57) Изобретение относится к радиотехнике. Цель из обре тения — повышение помехоустойчивости и сокращение времени перехода в режим сравнения фаз из режима сравнения частот. Цифровой часто тно-фазовый дискриминатор (ЦЧФД) содержит счетчик 1, статический регистр (СР) 4, блок 6 запрета, ÄÄSUÄÄ 1390774 А 2 эл: мент. ИСКЛОЧИОЩЕЕ ИЛИ 7, D-триггеры 8, 9, формирователь 10 коротких импульсов, элемент ИЛИ 11, элемент И !

2, элементы И вЂ” НЕ 13 — 17. Опорные импульсы поступают на вход 3 счетчика !, а счетные импульсы — на вход 2.

Со счетчика 1 информация заносится в.

СР 4. На выходе CP 4 формируется код, пропорциональньш разности фаз входного и опорного импульсов. Если частота входных импульсов больше частоты опорных импульсов, то разность фаз убывает от 2li до О. При скачкообразНоМ изменении разности фаз от 0 до

2!! происходит переключение знакового разряда СР 4 из нулевого состояния в единичное, что вызывает переход дис3 криминатора в режим сравнения частот. gP

В этом режиме .а вь:xope СР 4 возникает сигнал биений. 3 ил. (:

1390774

Изобретение относится к радиотехнике, может быть использовано в сис— темах фазовой автоподстройки частоты и является усовершенствованием устройства по авт. св, Р 1251289.

Цель изобретения — повышение помехоустойчивости и сокращение времени пЕрехода в режим сравнения фаз из режима сравнения частот ° 10

На фиг.1 представлена электрическая схема цифрового частотно-фазово— го дискриминатора; на фиг.2 и 3— временные диаграммы, поясняющие его работу. 15

Цифровой частотно-фазовый дискриминатор (фиг. 1), содержит счетчик 1, вход 2 счетных импульсов, вход 3 опорных импульсов, статический регистр 4, сигнальный вход 5, блок 6 запрета, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, первый 8 и второй 9 D-триггеры, формирователь !

10 коротких импульсов, элемент ИЛИ

11, элемент И 12, пятый 13, четвертый

14, третий 15, второй 16 и первый 17 25 элементы И-НЕ.

Цифровой частотно-фазовый дискриминатор работает следующим образом.

Опорными импульсами„ поступающими от входа 3 на R-вход установки нуля 30 счетчика 1, на выходах последнего устанавливаются нули. На счетный Т— вход счетчика 1 по )зходу 2 поступают счетные импульсы. При этом частота счетных импульсов определяется выра- 35 жением

2 — 1

- СЧ

T.

К+1 где 2 — 1 — емкость счетчика 1;

Т вЂ” период опорных импуль- 40 сов.

В момент прихода на сигнальный вход 5 входного импульса (на С-вход статического регистра 4) информация из счетчика 1 записывается в стати- 45 ческий регистр 4. Таким образом, на выходе этого регистра формируется двоичный код, величина N которого пропорциональна разности фаз входного и опорного импульсо|з.

Если частота входных импульсов,. поступающих на сигнальный вход 5, больше частоты опорных импульсов, поступающих на вход 3 (1 .„ з й,„ ), то разность фаз этих сигнало з убывает о г цикла к циклу в направлении от 21( до О. Одновременно убывает и величи — на двоичного кода N на выходе цифровзго частотно-фазового дискриминатора (фиг.2а) . Когда разность фаз входного и опорного сигналов достигает в момент времени t значения О, а величина двоичного кода на выходе цифрового частотно-фазового дискриминатор« — значения И . „, происходит скачкообразное изменение разности фаз входных сигналов от О до 2i, а величины двоичного кода до N

Одновременно происходит переключение (К+1)-го знакового разряда статического регистра 4 из нулевого состояния в единичное (фиг.2б), в результате осуществляется запись единицы с выхода элемента ИСКЛЮЧАИЦЕЕ ИЛИ 7 (фиг.2в) в первый Р-триггер 8.

На прямом выходе D-триггера 8 формируется уровень логической единицы (фиг.2г), а на инверсном — уровень логического нуля,, что вызывает появление логической единицы на выходе второго элемента И-НЕ 16 (фиг.2д), т.е. в старшем значащем разряде выходного кода цифрового частотно-фазового дискриминатора. Этот сигнал отключает младшие значащие разряды выходного кода, поступающего через блок 6 запрета, а также вызывает появление логической единицы на зыходе элемента ИЛИ 11, На выходе первого элемента И-НЕ 17, т.е. в знаковом разряде выходного кода устанавливается уровень логического нуля (фиг.2е).

В результате цифровой частотно-фазовый дискриминатор переходит в режим сравнения частот со знаком ноль.

В режиме сравнения частот на выходе статического регистра 4 возникает сигнал биений (пунктирная кривая на фиг.2а). Частота биений равна разности частот входного и опорного сигналов. На выходе формирователя 10 коротких импульсов, работающего по отрицательному фронту выходного сигнала элемента ИСКЛОЧАИ1ЦЕЕ ИЛИ 7, возникают короткие импульсы (фиг.2ж), которые поступают на входы пятого 13 и четвертого 14 элементов И-НЕ. В режиме сравнения частот t (t < tз четвертый элемент И-11Е 14 закрыт нулевым уровнем прямого выхода второго

D-триггера 9 (фиг.2з), а пятый элемент И-НЕ 13 открыт, так как на его вход поступает сигнал единичного уровня с прямого выхода первого Dтриггера 8. Совпадение коротких импульсов формирователя 10 с отрицательными импульсами инверсного (К+1) -ro

1390774 знакового разряда статического регистра 4 (фиг. 2и) на входах открытого пятого элемента И-НЕ 13 препятствует выключению режима сравнения частот.

При уменьшении частотной расстрой- 5 ки частота биений уменьшается и в момент времени t частоты входного и опорного сигналов становятся равными по величине. Меняется знак разности частот и начинает возрастать от цикла к циклу разность фаз входного и опорного сигналов в направлении от 0

7i до 271 и при переходе через —,— в мо2 мент времени t импульс формировате- 15

3 ля 10 совпадает с положительньпч импульсом инверсчогс (К+1)-го знакового разряда статического регистра 4 на, входах открытого пятого элемента И-НЕ

13. На выходе последнего появляется 20 отрицательный импульс, который через элемент И 12 поступает на К-входы первого 8 и второго 9 D-триггеров, осуществляя сброс первого D-триггера 8 и выключая режим сравнения час- 25 тот. Цифровой частотно-фазовый дискриминатор переходит в режим сравнения фаз и устанавливается режим синхронизма.

Если частота входных импульсов, 30 поступающих по входу..5, меньше частоты опорных импульсов, поступающих по входу 3 (К „ Е „ ), то разность фаз этих сигналов возрастает от цикла к циклу в направлении от 0 до 2 », одно-, временно возрастает и величина двоичного кода N на выходе цифрового час-. тотно-фазового дискриминатора (фиг.За). Koгда разность фаз входного и опорного сигналов достигает в 40 момент времени t, значения 21, а величина двоичного кода на выходе— значения N „ „ „,, происходит скачкообразное изменение разности фаз входных сигналов от 2 до О, а величина 45 двоичного кода до N, „„„Одноврео р.ма к менно происходит переключение инверсного (К+1)-:a знакового разряда из нулевого состояния в единичное (фиг,Зи). В результате осуществляетсН запись единицы с выхода элемента

ИСКХБЧАНЦЕЕ ИЛИ 7 (фиг.Зв) во второй

D-триггер 9 и на его прямом выходе формируется уровень логической единицы (фиг.Зз), а на инверсном — логического нуля, что вызывает появление единицы на выходе второго элемента

И-НЕ 16 (фиг.Зд) и на выходе первого элемента И-НЕ 17 (фиг.3e). Цифровой часто тно-фа зовый диск римина тор и ереходит в режим сравнения частст со знаком единица. В режиме сравнения частот пятый элемент И-НЕ 13 закрыт сигналом первого D-триггера 8 (фиг.За).

Совпадение коротких импульсов формирователя 10 (фиг.Зж) с отрицательными импульсами (К+1)-го знакового разряда статического регистра 4 (фиг.Зб ) на входах открытого четвертого элемента И-НЕ 14 препятствует переходу в режим сравнения фаз. Переход в этот режим происходит после изменения знака разности частот входного и опорного сигналов, когда разность фаз этих сигналов начинает убывать от цикла к циклу в направлении от 271 до 0 и при переходе через

3 в момент времени t импульс фор2 3 мирователя 1 0 (фиг. Зж) совпадает с положительным импульсом (К+1)-го знакового разряда статического регистра 4 (фиг. Зб) на входах открытого четвертого элемента И-НЕ 14. На выходе четвертого элемента И-НЕ 14 появляется отрицательный импульс, который через элемент И 12, воздействуя на

R-входы первого 8 и второго 9 D-триггеров, устанавливает второй D-триггер 9 в нулевое состояние (фиг.Зз) .

Таким образом, переход в режим сравнения фаз происходит после изменения знака разности частот не только при пересечении импульсами входно" го сигнала значений 0 и фазовой характеристики, но и при пересечении

З значений --,— и — — †. Э то ускоряет пе2 2

I реход в режим сравнения фаз, что видно из сравнения сплошной и штрихпунктирной линий на фиг.2а и 3а, при

Одновременно повышается и его помехоустойчивость при замираниях входного сигнала, так как при пропаданиях входных импульсов на сигнальном входе 5 в режиме синхронизма в статическом регистре 4 хранится информация о разности фаз входных и опорных импульсов в установившемся режиме. Дискриминатор в этих условиях остается в режиме сравнения фаз.

В режиме синхронизма фаза опорного сигнала сдвинута на H относительно фазы входного сигнала. При необходимости этот сдвиг можно скомпенсиро— вать в цепи опорного сигнал».

1390774

Ф

ПК

/ I

/ I

/ !

7 (/

I / l/

I/ V

Фаф ЛАП вЂ” Ргжмю уаЯювччгю чвачююСоставитель 3,Борисов

Техред А.Кравчук

Корректор Л.Пилипенко

Редактор Н.Тупица

Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035„ Noåêâà, Ж--35, Раушская наб., д. 4/5

Заказ 1782/54

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, Формулаизобретения

Цифровой частотно-фазовый дискриминатор по авт. св. М 1251289, о т

5 личающийся тем,что,сцелью повышения помехоустойчивости и сокращения времени перехода в режим сравнения фаз из режима сравнения частот, дополнительно введены после— довательно соединенные четвертый элемент И-HF. первый вход которого объединен с С-входом первого D†- триггера, а второй вход соединен с прямым выходом второго П-триггера, и элемент И, 1) последовательно соединенные формирователь коротких импульсов, вход которого соединен с выходом элемента ИСКЛЮЧАИ ЕЕ ИЛИ, и пятый элемент И-НЕ, второй и третий входы которого соединены соответственно инверсным выходом (К+1)-го разряда статического регистра и прямым выходом первого

D-триггера, а выход соединен с вторым входом элемента И, при этом выход формирователя коротких импульсов создинен с третьим входом четвертого элемента И-НЕ, а выход третьего элемента И-НЕ. соединен с третьим входом элемента И, выход которо го со единен

Р-входом первого В-триггера.