Многоканальный аналого-цифровой преобразователь параметров комплексного сигнала

Многоканальный аналого-цифровой преобразователь параметров комплексного сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к информационно-измерительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых сигналов. Изобретение позволяет ПОВЫСИТЬ быстродействие И расширить функциональные возможности за счет измерения амплитуды И ортогональных составлякшщх сигнала. Это достигается введением регистро

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51),1 Н 03 М 1/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 1 . );у о, ОПИСЛНИ ИЗОБРКт ния, :, H ABTGPCHOMV СВИДЕТЕЛЬСТВУ

> (54) МНОГОКАНАЛЬНЬП1 АНАЛОГО-ЦИФРОВО", ПРЕОБРАЗОВАТЕЛЬ ПАРАМЕТРОВ КОМПЛЕКСНОГО СИГНАЛА (21) 4011615/24-24 (22) 13.01.86 (46) 23.04.88. Вюл. М 15 (72) А.В.Апыхтин, В.А.Трушин, А.А.Иферев, В.M.Ãðóçíîâ и В.С.Моисеев (53) 68 1.325(088 ° 8) (56) Гитис Э.И. Аналого-цифровые . преобразователи, — M.: Энергоиздат, 1981, с. 360, 261-263.

Амрамин С.д. Мультиплицированные измерительные системы. — Тезисы докл. всес. конА, ИИС-75„ Кишинев, 1973, т. 1, с. 69, рис. 1..SU» 1ЗООЯОО А1 (57) Изобретение относится к информационно-измерительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых сигналов. Изобретение позволяет повысить быстродействие и расширить функциональные возможности за счет измерения амплитуды и ортогональных составляющих сигнала.

Это достигается введением регистро139080О вого запоминающего устроиства 8 в каждый канал преобразования и блока ог орных сигналов 2, что позволяет осуществлять преобразование мгновенных значений в моменты О, Т/4, Т/2, Изобретение относится к информационно-измерительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых сигналов.

Целью изобретения является повышение быстродействия и расширение функциональных возможностей эа счет измерения амплитуды и ортогональных составляющих сигнала. 10

На фиг, 1 приведена функциональная схема устройства; на фиг, 2 — временные диаграммы работы устройства„

Устройство (фиг ° 1,l содержит М каНалов 1 преобразования аналоговых ве- 15 личин, блок 2 опорного сигнала, счетчик 3 импульсов, цифроаналоговый преобразователь (ЦАН) 4, блок 5 вывода данных. Каждый канал 1 образован компаратором 6, D-триггером 7, регист-20 ровым запоминающим устройством 8 (ЗУ), Ылок 2 содержит одновибраторы 9 и 10, элемент И 11, элемент 12 задержки.

На временной диаграмме (фиг. 2) обо25 эначено Б — напряжение на втором входе компаратора 6, акоп„и Попа напряжения на первом и втором входах блока 2, U, Ц,, U, U — напряжения на выходах соответствующих блоков 9 и 10, 6 и 7.

Работа данного устройства осуществляется под управлением внешнего устройства, например ЗВМ, которое вырабатывает опорные сигналы Upq Б „

"игнал управления Ц„п, формирует команду "Вывод данных", а также имеет

ОЗУ для приема и хранения данных. Логический уровень сигнала управления определяет режим работы устройство ва, при уровне логической единицы — 40 режим измерения ортогональных составляющих комплексного сигнала, а при уровне логического нуля — режим измерения амплитуды.

ЗТ/4, где C — период сигнала по всем каналам за один цикл изменения уравновешивающего напряжения, беэ остановок для опроса сработавших каналов, 1 з.п. ф-лы, 2 ил.

В исходном состоянии D-триггер 7 каждого канала и счетчик 3 установлены в нулевое состояние. На выходы компараторов 6 каналов поступают соответствующие входные сигналы

И; (с)=А,.зя .п(Зт-. Е,), (i=13).

Режим измерения ортогональных составляющих. Опорные сигналы Поп< и

Цоп представляют меандры, имеющие соответственно частоту измеряемого сигнала f и двойную частоту Йода =2Х.

С поступлением на первый и второй входы блока 2 опорных сигналов начинается уравновешивающее преобразование. На каждом такте преобразования, равном периоду измеряемого сигнала, вырабатываются импульсы: импульс такта V,, поступающий на счетный вход счетчика 3 и увеличивающий напряжение на выходе ЦАП 4 на LV, импульсы строба U, в моменты времени t,=0, Т Т ЗТ вЂ” — — поступающие на С4 2 4 вход D-триггера 7 канала 1; импульсы сброса U, которые формируются по заднему фронту импульса строба: сигнал "Адреса записи", который в момент

t 0, t =Т/2 имеет уровень логической единицы, а в момент а=Т/4, t =ÇÒ/4 логического нуля; с пятого выхода блока 2 сигнал знакового разряда, который является старшим битом информационного слова регистрового запоминающего устройства 8, позволяющий устранить неоднозначность преобразования ортогональных составляющнх..

На выходе D-триггера 7 формируется сигнал разрешения записи (V; ): при уровне логической единицы на выходе компаратора 6 D-триггер 7 по импульсу строба устанавливается в состояние логической единицы, а по импульсу сброса — в состояние логического нуля. Запись в регистровое ЗУ 8

1390800 осуществляется в моменты t<=U, t =T/2 по адресу 1, а в моменты t =-, t = !!

Т

ЗТ

4 Т

= — по адресу 0 . Моментам t, =0 !

1 !!

5 и t =- соответствует уровень логичес4 кой единицы знакового разряда, а моментам а =Т/2 и =ЗТ/4 уровень логического нуля знакового разряда. 10

Такой алгоритм позволяет определить за цикл развертывающего преобразования значения ортогональных составляющих комплексного сигнала; в моменты t =О, t =T/2 каждого такта син- 15 фазной составляющей

U, (t„=0) =А; sin(2l f, + Ч;) =А sin ;;

° U; (t> =Т/2) =А; sin(2«f t +Ч;=-A;sin%;, Т 3Т а в моменты t =-, t = — каждого такта

4 4

20 квадратурной составляющей ц; (t = „-)=А;sin(2hf t +Ч;)=А;сов ч ;;

U ° (t =--)=A sin(2«f t + !, ) =-А;сов

Таким образом, за цикл разверты- 25 вающего преобразования (Т„ ) осуществляется кодирование и запись ортогональных составляющих в каждом канале.

T. =---,-- = T m, T

-«ьм !. 30 ! !в !!с где Т вЂ” период измеряемого сигнала;

U †максимальн значение аммахс, плитуды измеряемого сигнала; 35

hU — шаг квантования; з ш=- --"- — число тактов преобразования. и с

bU

Режим измерения амплитуды комплексного сигнала. На управляющем входе U „ — уровень логического нуля.

Опорный сигнал U „, — меандр, имеющий частоту измеряемого сигнала. Опорный сигнал 11 « — меандр, имеющий частоту Й,!!,, котоРая определяет РазРешаю- 45 щую способность аналого-цифрового преобразователя по уровню (f< ))f) . с

« и равна f с!!! аЦ где Т

Tarccos(1 — †) м период измеряемого сигнала, U!!« — максимальное значение амплитуды, hUпогрешность квантования. С поступлением опорных сигналов на первьй и второй входы блока 2 начинается урав" новешивающее преобразование. На каждом такте преобразования, равном периоду измеряемого сигнала, вырабатываются импульсы: импульс такта, по" ступающий на счетный вход счетчика 3 и увеличивающий напряжение на ь 0; импульсы строба с частотой стробнрования f „„, поступающие на С-вход Dтриггера 7 канала 1; импульсы сброса, которые формируются по заднему фронту импульсов строба; сигнал "Адреса записи", который имеет уровень логичес-. кого нуля. До тех пор, пока уравновешивающее напряжение не превзойдет максимальное значение измеряемого сигнала, на выходе D-триггера 7 формируется сигнал "Разрешение записи" (У; ) и осуществляется запись в регистровое ЗУ8 в моменты стробирования по адресу (А) "0". Такой алгоритм позволяет определить значение амплитуды комплексного сигнала за цикл развертывающего преобразования в каждом канале.

Формула и э о б р е т е н и я

1. Многоканальный аналого-цифровой преобразователь параметров комплекс!!ного сигнала, содержащий N каналов преобразования, каждый из которых выполнен на компараторе и триггере, информационньй вход которого соединен с выходом компаратора, блок вывода данных, цифроаналоговьй преобразователь и счетчик импульсов, выходы которого соединены с соответствующими входами цифроаналогового преобразователя, выход которого соединен с первыми входами компараторов, вторые входы которых являются входными шинами, отличающийся тем, что, с целью повышения быстродействия и расширения функциональных возможностей за счет обеспечения дополнительной функции измерения ортогональных составляющих комплексного сигна» ла, в него введен блок опорного сигнала, в каждый из N каналов преобразования введено регистровое запоминающее устройство, а триггеры в каждом из N каналов преобразования выполнены на D-триггерах, при этом первый и второй входы блока опорного сигнала являются соответственно пер" вой и второй шинами опорных сигналов, третий вход — шиной управления, первый выход соединен со счетным входом счетчика импульсов, второй выход — с.. управляющими входами D-триггеров, третий выход — с входами установки в "0"

D-триггеров, четвертьй выход — с ад 3 В8ПО

Составитель А. Титов

Редактор С.Патрушева Техред M.Äèäûê

Корректор В. Бутяга

Заказ 1784/56 Тираж 928 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ресн!1мll Вход;1м11 pt. 1 1 1ñ 1 р Оных за номи нающих устройств, а пятый Выход — со старшим информ ltItt(3ttltt tt t B (ojloM каждого регистрового запоминаю1цего устройст5 ва, вход разрешения записи которого соединен с выходом D-l;ðèããåрн соответствующего канала преог разонания, младшие информационные ьхэды регистровых запоминающих устройств поразрядно объединены и соединены с соответствующими выходами счетчика импульсОВ 1. и ВыхОд Гp > ïïû Выходов блока Вывода данных соединен с входом разрешения считывания рагистрового

Запоминающего устройства i-го канала преобразования, входы адреса считывания регистровых запоминаю1цих устройств объединены и соединены с выходом блока вывода данных, вход которо- 2Q го является шиной Ввода данных, причем выходы регистров запоминающих устройств поразрядно Объединены и являются шиной данньгх °

2, Преобразователь по и. 1, о т— лич ающий с я тем, что бпок опорного сигнала выполнен на двух одновибраторах, элементе И, элементе задержки, вход которого объединен с первым входом блока опорного сигнала и является первым выходом блока, выход элемента задержки является пятым выходом блока, вход первого одновибратора объединен с первым входом элемента И и является вторым входом блока, выход первого одновибратора соединен с входом второго одновибратора и является вторым выходом блока, третьим выходом которого является выход второго одновибратора, четвертым выходом — выход элемента И, второй вход которого является третьим входом блока.