Цифровой фазовый дискриминатор

Цифровой фазовый дискриминатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике . Цель изобретения - повьшение точности дискриминации фазы. Устр-во содержит г-р 1 эталонной частоты , перемножитёли 2 и 4, фильтр 5 промежуточной частоты, фильтры 6 и 7 нижних частот, АЦП 9, комплексный перемножитель 10, ключ 11, накапливающий сумматор (НС) 12, блоки 13 и 14 постоянной памяти, цифровые фильтры 15 и 22 нижних частот. Введены сумматоры 16 и 23, НС 17, 19, 24 и 26, ключи 18,25,29 и 30, ДАЛ 20 и 27, у-ли 21 и 28, эл-т 31 задержки и делитель 32 частоты. Устр-во работает в двух режимах: режиме измерения, в к-ром выполняет функцию фазового дискриминатора, и режиме компенсации, служащем для повьшения точности работы в 1-м режиме. Устр-во переводится во 2-и режим подачей на вход сигнала управления, к-рый, поступая на управляющий вход ключа 29, закрывает его. В результате сигнал с тактовой частотой не поступает на управляющий вход ключа 11, а на вход НС 12 не поступают числа с входа кода частоты опорного сигнала. Сигнал управления с входа подается на вход сброса НС 12, в результате чего НС 12 переводится в нулевое состояние. 2 ил. м« & ел

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (50 4 Н 03 D 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,К СВИДЕТЕЛЬСТВУ

&оВщ ситар

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4055219/24-09 (22) 14.04.86 (46) 07,05.88. Бюл. Np 17 (72) С.Ю.Сила-Новицкий, В.А.Прасолов, Ю.А.Додонов и В.Н.Кузнецов (53) 621.376 ° 4(088.8) (56) Larimore W.E. Synthesis of

digital phase — loocked loop.

EAS0OI4 Rec, 0ct, 1968, р. 14-20. (54) ЦИФРОВОЙ ФАЗОВЫЙ ДИСКРИМИНАТОР (57) Изобретение относится к радиотехнике. Цель изобретения — повьппение точности дискриминации фазы.

Устр-во содержит r-p 1 эталонной частоты, перемножители 2 и 4, фильтр 5 промежуточной частоты, фильтры 6 и 7 нижних частот, АЦП 9, комплексный перемножитель 10, ключ 11, накапливающий сумматор (НС) 12, блоки 13 и 14 постоянной памяти, цифровые фильтры

„„SU„„1394399 А 1

15 и 22 нижних частот. Введены сумматоры 16 и 23, НС 17, 19, 24 и 26, ключи 18,25,29 и 30, ЦАП 20 и 27, у-ли 21 и 28, эл-т 31 задержки и делитель 32 частоты. Устр-во работает в двух режимах: режиме измерения, в к-ром выполняет функцию фазового дискриминатора, и режиме компенсации, служащем для повышения точности работы в 1-м режиме. Устр-во переводится во 2-й режим подачей на вход сигнала управления, к-рый, поступая на управляющий вход ключа 29, закрывает его. В результате сигнал с тактовой частотой не поступает на управляющий вход ключа 11, а на вход НС 12 не поступают числа с входа кода частоты опорного сигнала. Сигнал управления с входа подается на вход сброса НС 12, в результате чего НС 12 переводится в нулевое состояние. 2 ил.

1394399

Изобретение относится к .Радиотехнике и может быть использовано в цифровых приемниках.

Цель изобретения — повышение точ5 ности дискриминации фазы.

На фиг. 1 приведена структурная электрическая схема предложенного фазового дискриминатора; на фиг. 2 векторная диаграмма, поясняющая влия- 10 ние паразитных постоянных составляющих Рц,и д ц на выходе первого и второго аналого-цифрового преобразователей на фазу „ вектора на выходах комплексного перемножителя. 15

Цифровой фазовый дискриминатор содержит генератор 1 эталонной частоты, первый перемножитель 2, фазовращатель 3, второй перемножитель 4, фильтр 5 промежуточной частоты, пер- 20 вый фильтр 6 нижних частот, второй фильтр / нижних частот, первый авалого-цифровой преобразователь 9, комплексный геремножитель 10, первый ключ 11, первый накапливающий сумматор 12, первьш блок 13 постоянной памяти, второй блок 14 постоянной памяти, первый цифровой фильтр 15 нижних частот, первый сумматор 16, второй накапливающий сумматор 17, второй 30 ключ 18, третий накапливающий сумматор 19, rreprrrrrr цифроаналоговый преобразователь 20, первый усилитель 21, второй цифровой фильтр 22 нижних частот, второй сумматор 23, четвертый накапливающий сумматор 24, третий ключ 25, пятый накапливающий сумматор 26, второй цифроаналоговый преобразователь 27, второй усилитель 28, четвертый ключ 29, пятый ключ 30, 40 элемент 31 задержки и делитель 32 частоты.

Цифровой фазовый дискриминатор работает следующим образом.

Цифровой фазовый дискриминатор Ра 45 ботет r: двух режимах: в режиме измерения, в котором выполняет функцию фазового дискриминатора, в режиме компенсации, служащем для повышения точности работы в режиме измерения.

Цифровой фазовый дискриминатор в режиме измерения работает следующим образом.

Генератор 1 эталонной частоты генерирует синусоидальный сигнал постоянной частоты Е,, поступающий непосредсгвенно па первый вход первого перемножителя 2 и через фазовращатель о

3, обеспечивающий поворот фазы на 90, поступающий на вход второго перемножителя 4. На другие входы перемножителей 2 и 4 поступает сигнал с выхода фильтра 5 промежуточной частоты f вход которого соединен с входом входного сигнала, причем f „, ==f з ич

В результате перемножения входного сигнала, прошедшего фильтр 5 промежуточной частоты, с синфазным и квадратурным сигналами эталонной частоты

f „, на выходах первого и второго перемножителей 2 и 4 образуются соответственно синфазный и квадратурный сигналы разностной f р=Е „-f „ и суммарной f <=f +Е э вый и второй фильтры 6 и 7 нижних частот с полосой д ф„„ проходят только соответственно синфазный и квадратурный сигналы разностной частоты f

=Е „ -f,„, т.е. входной сигнал переносится в область нижних частот. При этом должно выполняться. условие от фич Еьх C Е эт+ фнч °

На выходах первого и второго фильтров 6 и 7 нижних частот могут также иметь место паразитные постоянные составляющие соответственно

d и Р„, возникающие вследствие неидеальности первого и второго перемножителей 2 и 4.

Таким образом, на второй вход первого сумматора 16 поступает сумма синфазного сигнала раэностной частоты f Р с постоянной составляющей р, а на второй вход второго сумматора 23 поступает сумма квадратурного сигнала разностной частоты f с постоянной составляющей д .

На первые входы первого и второго сумматоров 16 и 23 с выходов соответственно первого и второго усилителей

21 и 28 поступают соответственно постоянные напряжения Ф и d В ито-.

Ч1 ге на выходах первого и второго сумматоров 16 и 23 постоянные составляющие равны соответственно д ; — „,+ с „,, +ca= na+ о 1,„,. После преобразования в цифровую форму аналоговых сигналов, поступающих на вторые входы первого и второго аналого-цифровых преобразователей 8 и 9, на их выходах цифровые сигналы имеют постоянные составляющие, равные соответственно

"ц1=1 цn< (п1+ ()+ "щп1 ф

" ця=1 чцпт (п + ч )+ дцпя э (1) где К „„,К „ — коэффициенты передачи аналого-цифровых

-1394399 преобразователей 8 и 9; ц ддц — параэитные постоянные составляющие, возникающие вследствие неидеальности преобразования аналоговых сигналов с нулевой постоянной составляющей.

Два сигнала на выходах первого и второго аналого-цифровых преобразователей 8 и 9 можно рассмотреть как один комплексный цифровой сигнал, который при 4>„=0 и 3 =0, запишем в виде

+! Чц(о)

Ядцд (п) А где А ц — амплитуда;

q„(n 7 — фаза сигнала.

Этот комплексный сигнал поступает на первый и второй входы комплексного перемножителя 10, на третьем и чет- 25 вертым входах опорного сигнала которого имеется опорный комплексный сигнал

-f Ч,дГо7

Воо tn7 Aone (3) 30

I где А ап — амплитудами, Чо„(п) — фаза опорного сигнала, Опорный сигнал вырабатывается цифровым управляемым генератором, который реализуется с помощью первого и второго блоков 13 и 14 постоянной памяти, в которых записаны значения функций соответственно -А „sin Ч „fn) и А „соэ Ч,„ п 7, и накапливающего сумматора 12, в котором образуется .код 40 фазы Чо„(п) пРи сУммиРовании постУпающих с входа кода опорной частоты через ключ 11 кодов частоты опорного сигнала.

В результате перемножения двУх 45 комплексных сигналов (2) и (3) с помощью комплексного перемножителя 10 на его выходах образуется комплексный сигнал

8кр Cn)=8 дцо(п) 8oï Сп7 А Аоп 50

+1(Чц " Чоп С" 1 +! Ч гп1 е =А к„е к" (4) т.е. фаза ф„„(п) сигнала на выходах комплексного перемножителя 10 равна разности Фаз g n n 7= Ч Ь ) Ionian) 55

При наличии не равных нулю паразитных постоянных составляющих d ù, о ц и 4д nt °

Этот паразитный сигнал вызываеI паразитный сдвиг фазы (фиг, 2) преобразованного в цифровую форму сигна ла на величину

<Ру=агсз1п —, при Ап «к Ац. (6)

An

Ц

В силу выражения (4) этот паразитный фазовый сдвиг появляется и в комплексном сигнале на выходах комплексного перемножителя 1О, и в конечном счете, в комплексном сигнале на первом и втором выходах цифрового фазового дискриминатора, так как полоса цифровых фильтров 15 и 22 нижних частот выбирается из условия

d vKn

Д . ) —— ц фйч

Как видно из формулы (6), для паразитного фазового сдвига Ю„, величина его становится существенной при работе со слабыми входными сигналами, когда уровень постоянной паразитной составляющей А о соизмерим с уровнем А преобразованного в цифровую форму сигнала.

Иоскрльку паразитный фазовый сдвиг

У„: является функцией амплитуды А, то" необходимым условием его устране»

I ния является выполнение равенств

+ --0 и А, =О ипи, учитывая выражения (! ), К4Цце (о41+ УУ )+ Адцот =01

Кдця! ("-+ . )+ 4u,n r 0

Реализация этих равенств достигается в режиме компенсации, в котором цифровой фазовый дискриминатор функционирует следующим образом.

Цифровой фазовый дискриминатор переводится в режим компенсации подачей на вход сигнала управления, который, поступая на управляющий вход четвертого ключа 29, закрывает его, в результате.чего сигнал с тактовой частотой не поступает на управляющий вход первого ключа 11, а на вход накапливающего сумматора 12 не поступают числа с входа кода частоты опорного сигнала.

1394399

Сигнал управления с входа подается на вход сброса накапливающего сумматора 12; в результате чего этот накапливающий сумматор переводится в нулевое состояние.

Нулевому состоянию накапливающего сумматора 12 соответствуют значения чисел U =0 и 04 А, на выходах соответственно первого и второго бло- 10 ков 13 и 14 постоянной памяти.

В этом время постоянные составляющие на первых синфазном и квадратурном входах комплексного перемножителя 10 соответственно равны паразитным 15 постоянным составляющим на выходах соответственно первого и второго аналого-цифровых преобразователей 8 и 9:

Н, = "н1: П = 44.

Сигналы Ue„„„ и Uв „ на синфаз- 20 ном и квадратурном выходах комплексного перемножителя 10 равны (по пранилу перемножения комплексных чисел

"в, =""+""з Выход Н2П 1ПЭ ° 25

В силу равенства 0 =0 и U À „ сигнал на синфазном выходе комплексного перемножителя, а следовательно, и на первом выходе устройства, зависит только от уровня паразитной по- 30 стоянной на выходе первого аналогоцифрового преобразователя 8. Аналогично, сигнал на квадратурном выходе комплексного перемножителя 10, а следовательно, и на втором выходе циф- рового фазового дискриминатора только зависит от уровня паразитной постоянной составляющей на выходе второго аналого-цифрового преобразователя 9, . т.е.

U s„ » 4 i Аоп у U вм» = 1 цй A on °

Компенсация паразитных постоянных составляющих d ц и дц производится путем введения двух петель регулирования с отрицательной обратной связью.4

Первая петля регулирования замыкает выход первого цифрового фильтра 15 нижних частот с первым входом первого сумматора 16 через последовательно включенные второй накапливающий сумматор 17, второй ключ 18, третий накапливающий сумматор 19, первый,цифроаналоговый преобразователь 20 и первый усилитель 21.

Вторая петля регулирования замыкает выход второго цифрового фильтра 22 55 нижних частот с первым входом второго сумматора 23 через последовательно соединенные четвертый накапливающий сумматор 24, третий ключ 25, пя-, тый накапливающий сумматор 26, второй цифроаналоговый преобразователь

27 и второй усилитель 28.

Считывание с помощью ключей 18 и 25 чисел соответственно из накапливающих сумматоров 17 и 24 и их сброс производится периодически с частотой регулирования f8/N, где N — коэффиент деления делителя 32 частоты, на вход которого поступает сигнал с входа тактовой частоты через открытый в режиме компенсации пятый ключ 30.

На управляющий вход пятого ключа 30 сигнал управления поступает через элемент 31 задержки, с помощью которого замыкание петель регулирования производится лишь после того, как сигналы на выходе первого и второго цифровых фильтров 15 и 22 нижних частот соответствуют значениям U =O Uq=A, опорного сигнала в режиме компенсации.

После окончания переходных процессов в обеих петлях регулирования в накапливающих сумматорах 19 и 26 установятся значения чисел, соответствующие появлению на первых входах первого и второго сумматоров 16 и 23 компенсирующих напряжений соответственно с „„ и сРув, при которых выполняются равенства (7). Числа в накапливающих сумматорах 19 и 26 и напряжения с „ и У на выходе усилителей 21 и 28 останутся постоянными при переходе из режима компенсации в режим измерения, так как при этом закрывается ключ 30, и через него на делитель 32 частоты не поступает сигнал частоты дискретизаций, следовательно, в режиме измерения ключи 18 и 25 также останутся в закрытом состоянии.

Наличие второго цифрового фильтра 22 нижних частот, соединеного своим входом с вторым квадратурным выходом комплексного перемножителя 10, позволяет получить квадратурную составляющую комплексного сигнала и, тем самым, однозначно определить фазу выходного комплексного сигнала $ вÄz(n).

1" вью "-"

=А„,„е » -, тогда как наличие лишь синфазной составляющей U в„„, =Ав,о, э в„„(п1 не позволяет однозначно определить фазу выходного сигнала для- углов - 7 «рв„„С+» из-за

139ч399

8 двузначности функции arcsin на указанном интервале.

Режим компенсации проводится перед режимом измерения и может повторяться по мере необходимости, например, при изменении температуры окружающей среды, приводящем к изменению уровней паразитных постоянных составляющих.

Формула изобретения

Цифровой фазовый дискриминатор, содержащий полосовой фильтр, вход которого является входом цифрового фа"

15 зового дискриминатора, последовательно соединенные первые перемножитель и фильтр нижних частот, последовательно соединенные вторые перемножитель и фильтр нижних частот, при этом 20 первые входы первого и второго церемножителей объединены и подключены к выходу полосового фильтра, генератор эталонной частоты, выход которого подключен непосредственно к второму входу первого перемножителя, а через фазовращатель — к второму входу второго перемножителя, первый и второй аналого-цифровые преобразователи, тактовые входы которых объединены и

30 являются входом частоты дискритизации цифрового фазового дискриминатора, а выходы подключены к первым синфазному и квадратурному входам комплексного перемножителя соответственно, последовательно соединенные первый ключ, вход которого является вхо-. дом кода опорной частоты цифрового фазового дискриминатора, и первый накапливающий сумматор, первый и второи блоки постоянной памяти, входы

40 которых объединены и подключены к выходу первого накапливающего сумматора, а выходы — к вторым синфазному и квадратурному входам комплексного перемножителя соответственно, синфазный выход которого подключен к входу первого цифрового фильтра нижних частот, выход которого является выхоЛом цифрового фазового дискриминатора

9 отличающийся тем что

1 с целью повыюения точности дискриминации фазы, введены первый и второй сумматоры, первые входы которых подключены к выходам первого и второго фильтров нижних частот соответственно, а выходы — к входам первого и второго аналого-цифровых преобразователей соответственно, последовательно соединенные и вкл .ченные между выходом первого цифрового фильтра нижних частот и вторым входом первого сумматора, второй накапливающий сумматор, второй ключ, третий накапливающий сумматор, первый цифроаналоговый преобразователь и первый усилитель, последогательно соединенные и включенные между квадратурным выходом комплексного перемножителя и вторым входом второго сумматора второй цифровой фильтр нижних частот, четвертый накапливающий сумматор, третий ключ, пятый накапливающий сумматор, второй цифроаналоговый преобразователь и второй усилитель, а также четвертый и пятый ключи, делитель частоты и элемент задержки, при этом входы четвертого и пятого ключей объединены и подключены к тактовым входам аналого-цифровых преобразователей, управляющий вход пятого ключа подключен к выходу элемента задержки

Р вход элемента задержки, управляющий вход четвертого ключа и вход сброса первого накапливающего сумматора объединены и являются входом сигнала управления цифрового фазового дискриминатора, выход пятого ключа соединен с входом делителя частоты, выход которого подключен к объединенным управляющим входам второго и третьего ключей и к входам сброса второго и четвертого накапливающих сумматоров, а выход второго цифрового фильтра нижних частот является вторым квадратурным выходом цифрового фазового дискриминатора.

1394399

Составитель А.Меньшикова

Техред М.Моргентan корректор M.Максимишинец

Редактор С.Патрушева

Зяказ 2236/54 Тираж 928 Подписное

ВНИИПИ.Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4