Устройство для некогерентного приема сигналов с относительной фазовой манипуляцией

Устройство для некогерентного приема сигналов с относительной фазовой манипуляцией

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и позволяет повысить достоверность приема. Устр-во содержит перемножители 1-4, блоки 3-7 задержки импульсов , генератор 8 опорных сигналов , сумматор 9, блок 10 синхронизации , компаратор 11, ячейки памяти (ЯП) 12-14, интеграторы 13,16 и блок 17 формирования опорных напряжений. Генератор 8 на одном выходе формирует сигнал S(t), форма которого совпадает с формой посылки, а на другом выходе - сопряженный по Гильберту сигнал S(t). По сигналу блока 10 сигналы, сформированные из входного сигнала с помощью перемножителей 1, 2и интеграторов 15,16, запоминаются в соотв. ЯП 12, 13. По следующему сигналу блока 10 интеграторы 15, 16 обнуляются. Перемножители 3, 4 умножают запомненные в соотв. ячейках значения на опорные сигналы, сформированные блоком 17. Сумматор 9 формирует выходной сигнал U, который запоминается в ЯП 14. Компаратор 11 формирует сигнал 1, если Ug,, О, и сигнал -1, если Ug -i 0. Поясняется работа блока 17. 1 з.п. ф-лы, 3ил. (Л С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (191 SU(ii) (58 4 Н 04 Ь 27 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3944239/24-09 (22) 13.08.85 (46) 15.05.88. Бюл. У 18 (71) Куйбышевский электротехнический институт связи (72) Л.Б. Аснин (53) 62 1.394.62(088.8) (56) Борисов Ю.П. и др. Основы многоканальной передачи информации. M.:

Связь, 1967, с, 90. (54) УСТРОЙСТВО ДЛЯ НЕКОГЕРЕНТНОГО

ПРИЕМА СИГНАЛОВ С ОТНОСИТЕЛЬНОЙ ФА-

ЗОВОЙ МАНИПУЛЯЦИЕЙ (57) Изобретение относится к электросвязи и позволяет повысить достоверность приема. Устр-во содержит перемножители 1-4, блоки 5-7 задержки импульсов, генератор 8 опорных сигналов, сумматор 9, блок 10 синхронизации, компаратор 11, ячейки памяти (ЯП) 12-14, интеграторы 15,16 и блок

17 формирования опорных напряжений.

Генератор 8 на одном выходе формирует сигнал S(t), форма которого совпадает с формой посылки, а на другом выходе — сопряженный по Гильберту л сигнал S(t). По сигналу блока 10 сигналы, сформированные из входного сигнала с помощью перемножителей 1, 2 и интеграторов 15,f6, запоминаются в соотв. ЯП 12, 13. По следующему сигналу блока 10 интеграторы 15, f6 обнуляются ° Перемножители 3, 4 умножают запомненные в соотв. ячейках значения на опорные сигналы, сформированные блоком 17. Сумматор 9 формирует выходной сигнал U „, который запоминается в ЯП 14, Компаратор ff формирует сигнал " 1", если U,„, > О, и сигнал "-1, если UB „ О. Поясняется работа блока 17, 1 s.ï. ф-лы, 3 ил. !

1396291

Блок 17 формирования опорных напряжений содержит первый и второй делители 18 и 19 напряжений, первый, второй, третий, четвертый, пятый и .шестой нелинейные элементы 20-25,. первый и второй элементы 26 и 27 за,держки импульсов, первый и второй компараторы 28 и 29, первый и второй инверторы 30 и 31, первый, второй, 1, третий и четвертый ключи 32-35, эле мент 36 антисовпадений, элемент !

l И 3-7, счетный триггер 38, ячейку 39 памяти и ждущий мультивибратор 40, 40

Устройство работает следующим образом.

При приеме i-й посылки входной сигнал поступает на входы первого и второго перемножителей 1 и 2. Кроме того, блок 10 синхронизации формирует импульс длительностью ьс Т, где Т вЂ” длительность посылки, который фиксирует момент t; начала обработки входного сигнала, связанного с i-й посылкой. Этот импульс запускает генератор 8 опорных сигналов. На одном выходе генератора 8 опорных сигналов действует сигнал S(t), форма которого совпадает с формой посылки, а на другом выходе — сопряженный л по Гильберту сигнал S (t) . С помощью цепочки последовательно соединенных

Изобретение относится к электросвязи и может быть использовано в

1 системах передачи сигналов с относительной фазовой манипуляцией.

Цель изобретения — повышение достоверности приема.

На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 — структурная 10 электрическая схема блока формирова ния опорных напряжений; на фиг. 3—, амплитудные характеристики нелинейных элементов, входящих в состав блока формирования опорных напряжений. 15

Устройство для некогерентного приема сигналов с относительной фа1 зовой манипуляцией содержит первый,, второй, третий и четвертый перемно жители 1, 2, З.и 4, первый, второй и 2п третий блоки 5, 6 и 7 задержки импульсов, генератор 8 опорных сигналов, сумматор 9, блок 10 синхронизации, компаратор 11, первую, вторую и третью ячейки 12, 13 и 14 памяти, первый и

: второй интеграторы 15 и 16, блок 17 формирования опорных напряжений. перемножителей 1 (2) и интегратора

l5 (16) формируются напряжения:

U = KP; cos0;;

U = КР; я п0;, где P — знак i-й посылки равный

4t

«1I

8 — разность фаз несущих колебаний на передаче и приеме при -й посылки;

К вЂ” коэффициент пропорциональности, В момент t; окончания i-й посылки или начала i+I посылки импульс, выработанный блоком 10 синхронизации, поступает на первые входы ячеек 12 и 13 памяти, вследствие чего величины напряжений U и U запоминаются в ячейках 12 и 13 памяти ° Тот же импульс задерживается в блоках 5 и 6 задержки импульсов на величину

g t ((Т и поступает на вторые входы интеграторов 15 и t6, что приводит к их обнулению. После этого начинается прием следующей посылки.

Блок t7 формирования опорных напряжений вырабатывает напряжения:

Пя = созе;

Ueã я1п, .

С помощью перемножителей 3 и 4 и сумматора 9 формируется выходной сигнал П „ = КР, который запоминаВ ется в ячеике 14 памяти, причем запись в эту ячейку памяти производится после того, как сформируется напряжение U6,„, для чего импульс с выхода блока 10 синхронизации поступает на второй вход ячейки 14 памяти через блок 7 задержки импульсов, причем время задержки g t блока 7 задержки импульсов должно быть меньше Т. С выхода ячейки 14 памяти сигнал поступает на компаратор 11, где происходит сравнение U ÄÄ„ с нулем.

В результате на выходе компаратора 11 формируется сигнал "1", если U „, О, и сигнал "-1", если U8b,„ñ О, Блок 17 формирования опорных напряжений работает следующим образом, Напряжения U< и U поступают на входы делителей 18 и 19 напряжений, на выходе которых соответственно появляются напряжения:

U = tp 8

U< = с 80; .

Амплитудные характеристики третьего и пятого нелинейных элементов 22

1396291

55 и 24 имеют соответственно следующий вид:

"вых = ««S (Vç) з

С помощью четвертого и шестого нелинейных элементов 23 и 25, прецставляющих собой двухполупериодные выпрямители, и второго компаратора

29 осуществляется сравнение по модулю напряжений Vz и V4 Если имеет место неравенство IБ 1 tU<1, то третий ключ 34 пропускает на выход напряжение, выработанное третьим нелинейным элементом 22, а при другом 15 знаке неравенства на выход этого ключа поступает напряжение, выработанное пятым нелинейным элементом 24.

Таким образом обеспечивается положение рабочей точки на кривой S, гг, 3 20 в пределах отрезка -1, 1 по оси абсцисс (фиг. 3).

Напряжение с выхода третьего ключа 34 поступает на входы первого и второго нелинейных элементов 20 и 21, 25 имеющих соответственно следующие амплитудные характеристики:

Пвых = з1п(08х

Эти напряжения поступают на входы д0 первого и второго ключей 32 и 33 непосредственно и через первый и второй инверторы 30 и 31. В зависимости от выходного сигнала счетного триггера 38 на выходах блока 17 фор35 иирования опорных напряжений появляются весовые напряжения V, и V

При приеме 1-й посылки состояние счетного триггера 38 устанавливается произвольным. При приеме следующих посылок состояние счетного. триггера .38 устанавливается следующим образом.

Импульс в момент t с выхода блог ка 10 синхронизации поступает на вход блока 17 формирования опорных напряжений, вследствие чего запускается ждущий мультивибратор 40 ° Импульс с выхода этого мультивибратора длительностью 6 t», c Т замыкает четвертый ключ 35 и сигнал с выхода второго компаратора 29 поступает на вход элемента 36 антисовпадений. На первый вход элемента 36 антисовпадений поступает сигнал с выхода ячейки 39 памяти, в которой записан выходной сигнал второго компаратора

29, полученный при приеме предыдущей посылки. На выход= элемента 36 антисовпадений появляется сигнал

"1", в том случае, когда при приеме

i-й и i-1-й посылок результаты сравнения по модулю напряжений U > и Б,г оказались различными. Первый компаратор 28 сравнивает напряжение Б с нулем. Если U а О, то на его выходе появляется сигнал " 1", Таким образом íà входах элемента И 37 появляются сигналы "1", в случае, если рабочая точка оказалась на отрезках

S, 3 или а, 2 (фиг. 3) . (Первый элемент 26 задержки импуль)И сов имеет время задержки дС с и импульс с его выхода поступает на вход элемента И 37. Если рабочая точка оказалась на отрезках,3 или

ci> g то на остальных входах элемента И 37 действуют сигналы "1" и на выходе этого элемента появляется импульс, перебрасывающий счетный триггер 38, Учитывая то, что состояние третьего ключа 34 при приеме рассматриваемой посылки изменится по сравнению с состоянием этого ключа при приеме предыдущей посылки, мы имеем перескок рабочей точки с отрезка

5, О на отрезок q,,g или наоборот с одновременной инверсией напряжений, полученных с помощью первого и второ"

ro нелинейных элементов 20 и 21 (фиг. 3).. Второй элемент 27 задержки импульсов обеспечивает запись выходного напряжения второго компаратора

29 в ячейку памяти 39 по окончании описанных процессов, причем время задержки Q t 1 элементом 27 задерж(41 ки импульсов должно удовлетворять следующему неравенству:

Х t +Ь кг (4) Формуггаиз обре тения

1. Устройство для некогерентного приема сигналов с относительной фазозой манипуляцией, содержащее сумматор, блок синхронизации, вход которого подключен к первым входам первого и второго перемножителей, выходы которых соединены с первыми входами соответственно первого и второго интеграторов, при этом выход блока синхронизации соединен с входом генератора опорных сигналов, первый и второй выходы которого соединены с вторымн входами соответственно первого и второго перемггожителей, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности приема, вве1З9Ь291 дены третий и четвертый перемножите.ли, три блока задержки импульсов, три ячейки памяти, компаратор и блок формирования опорных напряжений, первый вход которого подключен к выходу блока синхронизации, к входам первого, второго и третьего блоков задержки импульсов и к первым входам первой и второй ячеек памяти, вторые щ входы которых подключены к выходам соответственно первого и второго нтеграторов, вторые входы которых подключены к выходам соответственно ервого и второго блоков задержки мпульсов, при этом выход первой ячейи памяти соединен с первым входом ретьего перемножителя и вторым вхоом блока формирования опорных напря. ений, первый выход которого соеди- 2g ен с вторым входом третьего переножителя, выход которого соединен первым входом сумматора, второй ход которого подключен к выходу четертого перемножителя, первый вход оторого соединен с выходом второй ,чейки памяти и с третьим входом лока формирования опорных напряже,ий, второй выход которого соединен

1 вторым входом четвертого перемноЖителя, выход сумматора соединен с йервым входом третьей ячейки памяти, выход. которой подключен к входу ком)1аратора, а выход третьего блока адержки импульсов — к второму входу ретьей ячейки памяти, 35

2. устройство по п. 1, о т л и1 а ю щ е е с я тем, что блок формирования опорных напряжений содержит

40 два делителя напряжений, шесть нелинейных элементов, два элемента задержки импульсов, два компаратора, два иннертора, четыре ключа, элемент

;i.íòèñoâïàäåíèÿ, элемент И, счетный триггер, ячейку памяти и ждущий муль45 тивибратор, вход которого соединен с входом первого элемента задержки импульсов, выход которого соединен с первым входом элемента И и входом второго элемента задержки импульсов, выход которого соединен с первым входом ячейки памяти, выход которой подключен к первому входу элемента антисовпадения, выход которого соединен, с вторым входом элемента И, выход которого подключен к входу счетного триггера, выход которого подключен к первым входам первого и второго ключей, вторые входы которых подключены к выходам соответственно первого и второго инверторов, входы которых соединены с выходами соответственно первого и второго нелинейных элементов, входы которых подключены к выходу третьего ключа, первый вход которого подключен к выходу третьего нелинейного элемента, вход которого соединен с входом четвертого нелинейного элемента, с входом первого компаратора и выходом первого делителя напряжений, первый и второй входы которого подключены соответственно к первому и второму входам второго делителя напряжений, выход которого соединен с входом пятого нелинейного элемента и входом шестого нелинейного элемента, выход которого подключен к первому входу второго компаратора, выход которого соединен с вторым входом третьего ключа, вторым входом ячейки памяти и первым входом четвертого ключа, выход которого соединен с вторым входом элемента антисовпадения, при этом выход ждущего мультивибратора подключен к второму входу четвертого ключа, выход четвертого нелинейного элемента соединен с вторым входом второго компаратора, выход первого компаратора соединен с третьим входом элемента И, выход пятого нелинейного элемента соединен с третьим входом третьего ключа, выходы первого и второго нелинейных элементов соединены с вторыми входами соответственно первого и второго ключей, выходы которых являются соответственно первым и вторым выходами блока формирования опорных напряжений, первым, вторым и третьим входами которогп являются соответственно вход ждущего мультивибратора, первый вход первого делителя напряжений и второй вход второго делителя напряжений.

1396291

Фых

Составитель О.Геллер

Техред M .Ät ähê

Корректор О.КРавцава

Редактор М.hандypa

Заказ 2506/58 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4