Устройство для сопряжения вычислительной машины с каналами связи

Устройство для сопряжения вычислительной машины с каналами связи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано в телекоммуникационных вычислительных системах. Целью изобретения является повьшение быстродействия . .Устройство содержит узел 1 коммуникации, шифратор 2, буферную память 3, дешифратор 4 управления коммутацией каналов, счетчик 5, дешифратор 6 опроса регистров, триггеры 8, 9, 13, группу 10 регистров управления, группу 17 дешиф раторов, элемент 16 задержки, элементы И П, 14, 15, элементы ИЛИ 12, 18, 19. 1 ил.g

CCNO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (!9) (И!

А1 (5D 4 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4155162/24-24 (22) 02 ° 12 ° 86 (46) 30.05.88. Бюл, Р 20 (72) Н.Л.Микула (53) 681 ° 325(088.8) (56) Авторское свидетельство СССР

У 1244670 кл. G 06 F 13/22, 1986.

Авторское свидетельство СССР

У 1363224, кл. G 06 F 13/00, 1986, (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С КАНАЛАМИ СВЯЗИ (57) Изобретение относится к области вычислительной техники и может быть использовано в телекоммуникационных вычислительных системах. Целью изоб" ретения является повышение быстродействия.,Устройство содержит узел 1 коммуникации, шифратор 2, буферную память 3, дешифратор 4 управления коммутацией каналов, счетчик 5, дешифратор 6 опроса регистров, (риггеры 8, 9, 13, группу 10 регистров управления, группу 17 дешифраторов, элемент 16 задержки, элементы И 11, 14, 15, элементы ИЛИ 12, 18, 19. 1 ил, !9

1399746

Изобретение относится к вычислительной технике и может быть использовано в телекоммуникационных вычислительных системах.

Цель изобретения — повышение быстродействия устройства.

На чертеже представлена схема уст" ройства для сопряжения вычислительной машины с каналами связи. 10

Устройство содержит узел 1 коммутации, шифратор 2, буферную память 3, дешифратор 4 управления коммутацией каналов, счетчик 5 дешифратор 6 опроса..регистров, дешифратор 7 адреса, 15 второй 8 и первый 9 триггеры, группу регистров 10 управления„ первый элемент И 11, третий элемент ИЛИ 12, тре.тий триггер 13 трерий элемент И 14, ., второй элемент И 15, элемент 16 за- 20, держки, группу дешифраторов 17, вто; рой 18 и первый 19 элементы ИЛИ, а !, также входы и выходы 20-25.

Устройство работает следующим об, разом, 25

В качестве регистров 10 управления используются регистры сдвига. Опрос позиционных разрядов каждого из регистров управления производится путем последовательного сдвига записан- 30 ного кода при подаче на их синхровходы тактовьг< импульсов. Таким образом, на информационных выходах регистров ,,:управления при опросе последовательно повторяется записанная в них информация. По завершении опроса во всех позиционных разрядах соответствующего . регистра 10 управления записаны нули.

Это приводит к появлению на выходе соответствующего дешифратора 17 сиг" 40 нала, который через элемент ИЛИ 19 поступает на управляющий вход переключения опроса дешифратора 6 опроса регистров и на второй информационный вход дешифратора 4 управления коммутацией каналов, При этом дешифратор

6 опроса регистров подключает для опроса следующий регистр 10 управления, а дешифратор 4 управления коммутацией обеспечивает подключение че50 рез узел 1 коммутации следующего канала связи.

Каждый из регистров 10 управления соответствует определенному номеру канала связи, а каждому позиционному разряд. — страница в буферной памяти.

3. Все разряды каждого из регистров

10 управления последовательно спрашиваются при помощи дешифратора 6 опроса регистров. Очередность опроса регистров 10 управления дешифратором 6 определяется в соответствии с их приоритетом и в порядке нумерации. При записи информации в режиме обмена в каждый из регистров 10 управления записывается код, соответствующий режиму обмена по определенному каналу.

Если, например, в буферной памяти 3 содержится К страниц для М каналов связи, то число регистров управления должно быть равно М, а разрядность каждого из регистров управления должна равняться К„ причем каждый

М-й регистр управления выделяется узлом 1 как принадлежащий к режиму обмена. только в одном канале: в один канал связи считывается HHAopMGgHH во всех страниц буферной памяти, которым соответствовали единицы в определенном регистре 10 управления, Подключение той или иной страницы буферной памяти осуществляется через дешифратор 7 адреса. Преобразование сообщения осуществляет шифратор 2 по тактовым импульсам.

В режиме обмена информацией сигнал обращения к устройству поступает на триггер 9, Тактовый импульс через элементы И 11 и И 15 поступает на дешифратор 6 опроса регистров и опраши-. вает первый разряд соответствующего регистра 10 управления. Если в этом разряде опрашиваемого регистра записан "0", то состояние элементов устройства не меняется и следующий тактовый импульс поступает на опрос следующего разряда данного регистра

10. Если записана "1", то сигнал с опрашиваемого регистра 10 через элемент ИЛИ 18 подается на дешифратор

7 адреса для подключения соответствующей страницы буферной памяти и через элемент ИЛИ 12 переключает триггер

13 в нулевое состояние. При этом следующие тактовые импульсы через эле" мент 16 задержки и элемент И 14 по: ступают на счетчик 5. C выхода счетчика 5 сигналы подаются на вход шифратора 2. После завершения преобразования сообщения с выхода переполнения счетчика 5 снимается сигнал, который через элемент И 12 переключает триггер 13 в единичное состояние.

Элемент И 15 открывается, и такто- вые импульсы снова начинают поступать через дешифратор 6 опроса регистров

1399746

Таким путем последовательно опрашиваются все регистры 10 управления группы и в соответствующие каналы считывается информация с заданных страниц буферной памяти, В режиме приема информации работает триггер

8, который через дешифратор 4 подключает каналы связи к шифратору 2. Запись информации в буферную память осуществляется также в соответствии с информацией на регистрах 10 управления о режиме обмена, По окончании приема или передачи информации с выхода завершения опроса дешифратора

6 опроса регистров снимается сигнал, который поступает на триггер 9 и переводит его в нулевое состояние. В этом случае на выходе 25 формируется сигнал "Готовность", Таким образом, при обращении к устройству разряды управления спрашиваются тактовыми импульсами. Если при этом иэ регистров управления считывается "0", то очередным сигналом опроса является очена опрос следующих разрядов данного регистра 10 управления. Переход к опросу разрядов следующего регистра

10 управления группы осуществляется в.следующих случаях: завершен опрос всех разрядов соответствующего регистра управления (в последнем разряде рассматриваемого регистра управления находилась единица); завершен опрос всех разрядов соот" ветствующего регистра управления, в которых содержались единицы (оставшиеся последние разряды рассматриваемого регистра управления содержат нули); все разряды соответствующего регистра управления содержат нули (в соответствии с кодом режима обмена передача информации в сеансе связи по данному каналу не предусмотрена) .

Во всех указанных случаях в соответствующем регистре 10 управления все позиционные разряды в результате опроса (первый и второй случаи) или в результате запнси нулевого кода режима обмена (третий случай) равны нулю и поэтому на его разрядных выходах также находятся нули. Следовательно, нулевому состоянию регистра соответствует сигнал на выходе подключенного к его разрядным выходам дешифратора 17 °

55 редной тактовый импульс, если 1, то очередной сигнал опроса формируется через интервал времени, равный времени преобразования страницы. При этом если опрос всех разрядов соответствующего регистра управления группы, в которых содержались единицы, завершен, а оставшиеся разряды этого регистра содержат "0", то осуществляется переход к опросу разрядов следующего по приоритету (номеру) регистра управления, Так же осуществляется переключе-. ние дешифратора 6 на опрос следующего по приоритету (номеру) регистра управления без опроса позиционных. разрядов очередного регистра управления, если в соответствии с кодом режима обмена передача информации в сеансе связи по соответствующему этому регистру каналу не предусмотрена (во всех позиционных разрядах данного регистра записа ны "0").

Формула изобретения

Устройство для сопряжения вычислительной машины с каналами связи, содержащее узел коммутации, шифратор, буферную память, дешифратор адреса, дешифратор управления коммутацией каналов, три триггера, счетчик, три эле-. мента И, первый элемент ИЛИ, группу регистров управления, причем первые информационные вход и выход узла коммутации являются входом и выходом устройстна для подключения к каналам связи, первые информационные вход и выход буферной памяти являются входом и выходом устройства для подключения соответственно к информационным выходу и входу вычислительной машины, первый вход первого элемента И является входом устройства для подключения к тактовому выходу вычислительной машины, единичный вход и нуленой ныход первого триггера являются нходом и выходом устройства для подключения соответственно к выходу и входу готовности вычислительной машины, единичный и нулевой входы второго триггера являются входами устройства для подключения к вьмодам записи и чте" ния вычислительной машины, информационные входы регистров управления группы образуют группу входов устройства для подключения к группе адресных выходов вычислительной машины, Составитель С.Пестмал

Техред А.Кравчук Корректор Г.Решетник

Редактор А.Огар

Заказ 2667/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 13 при этом информационный выход дешифратора управления коммутацией каналов соединен с управляюЩЙм входом узла коммутации, вторые информационные вход и выход которого соединены соответственно с первыми информационным вуходом и входом шифратора, вторые информационные вход и выход котсрого соединены соответственно со вторыми информационными выходом и входом буферной памяти, адресный вход которой соединен с выходом дешифратора адреса, единичный выход первого триггера соединен с вторым входом первого элемента И, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с единичным выходом третьего триггера, нулевой выход которого соединен с первым входом третьего элемента И, выйсод которого соединен со счетным входом счетчика, выход которого соединен с разрешающим входом шифратора, йулевой выход второго триггера соедийен с разрешающим входом дешнфратора управления коммутацией каналов, о т— л и ч а-ю щ е е с я тем, что, с целью повьппения быстродействия, в него введены группа дешифраторов, дешифратор опроса регистров, элемент задержки, два элемента ИЛИ, при этом

99746 6 нулевой вход первого триггера соединен с выходом дешифратора опроса регистров, группа выходов которого соединена с синхровходами соответствую5 щнх регистров управления группы, информационные выходы которых соединены с группой входов второго элемента

ИЛИ, выход которого соединен с инфор1б яационным входом дешифратора адреса, с первым входом третьего элемента И и с первым информационным входом дешифратора управления коммутацией каналов, второй информационный вход ко15 торого соединен с управляющим входом дешифратора опроса регистров и с выходом первого элемента ИЛИ, группа входов которого соединена с выходами дешифраторов группы, группы информа2р ционных входов которых соединены с группами информационных выходов соот" ветствующих регистров управления группы, счетный вход третьего триггера соединен с выходом третьего эле25 мента ИЛИ, второй вход которого соединен с выходом переноса счетчика, второй вход третьего элемента И соединен с выходом элемента задержки, вход которого соединен с выходом первого

Зо элемента И, выход второго элемента И соединен с информационным входом дешифратора опроса регистров.