Многофункциональный анализатор случайных процессов

Многофункциональный анализатор случайных процессов

Иллюстрации

Показать все

Реферат

 

Йногофункциональный анализатор случайных процессов относится к специализированным средствам вычисли- .х- .тельной техники, предназначенным для исследования вероятностных свойств случайных процессов. Устройство вычисляет корреляционную функцию, реализует Фурье-преобразование сигнала и определяет плотность распределения. Цель изобретения - уменьшение времени анализа. Устройство содержит блок 1 синхронизации, времяимпульсный модулятор 2,.блок умножителей 7, блок регистров 6, четыре элемента ИЛИ 3, 4, 5 и 17, блок выборки 9, ключ 10, регистр 11, три коммутатора 15, 22 . и 23, два блока усреднителей 8 и 12, управляемый инвертор 13, блок 16 формирования адреса, переключатель 14, элемент запрета 18, элемент задержки 19, счетчик 20 и дешифратор 21. 2 ил. с $ (Л

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (191 (11) 1511 4 G 06 F 15/36

Ж ОЕ<ъ ь" Р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4097565/24-24 .(22) 29.07.86 (46) 30.05.88. Бюл. У 20 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.И.Якименко, Б.Е.Фомичев, А.Ф.Бульбанюк и Ц.Б.Эпштейн (53) 681.3 (088.8) (56) Авторское свидетельство СССР

I 817725, кл. G 06 Р 15/31, 1929.

Авторское свидетельство СССР

1 1180924, кл. С 06 F 15/31, 1983. (54) ИНОГОФУНКЦИОНАЛЬНЫИ АНАЛИЗАТОР

СЛУЧАйНЬ mOmCCOS (57) Многофункциональный анализатор случайных процессов относится к специализированным средствам вычислительной техники, предназначенным для исследования вероятностных свойств случайных процессов. Устройство вычисляет корреляционную функцию, реализует Фурье-преобразование сигнала и определяет плотность распределения.

Цель изобретения — уменьшение времени анализа. Устройство содержит блок

1 синхронизации, времяимпульсный модулятор 2,.блок умножителей 7, блок регистров 6, четыре элемента HJIH 3, 4, 5 и 17, блок выборки 9, ключ 10, регистр 11, три коммутатора 15, 22 и 23, два блока усреднителей 8 и 12, . управляемый инвертор 13, блок 16 формирования адреса, переключатель 14, а элемент запрета 18, элемент задержки

l9, счетчик 20 и дешифратор 21. 2 ип.

1399766

Изобретение относится к вычислительной технике и предназначено для анализа вероятностных характеристик случайных сигналов для анализа вероятностных характеристик случайных сигналов в задачах распознавания и идентификации свойств данных.

Цель изобретения — уменьшение времени анализа. l0

На фиг. l изображена структурная схема многофункционального анализатора случайных процессов; на фиг.2— структурная схема блока формирования адреса. 15

Многофункциональный анализатор случайных процессов (фиг.1) состоит из блока 1 синхронизации, времяимпульсного модулятора 2, первого 3, третьего 4 и четвертого 5 элементов

ИЛИ, блока 6 регистров, блока 7 умножителей, первого блока 8 усреднителей, блока 9 выборки, ключа 10, регистра 11 второго блока 12 усреднителей,управляемого инвертора 13, переключателя 14, первого коммутатора

15, блока 16 формирования адреса, второго элемента .ИПИ 17, элемента 18 запрета, элемента 19 задержки, счетчика 20, дешифратора 21, второго 22 и третьего 23 коммутаторов.

Блок формирования адреса (фиг.2) состоит из первого 24, второго 25 и третьего 26 элементов запрета, первого 27 и второго 28 элементов ИЛИ, -первого 29 и второго. 30 элементов за- 35 держки, первого 31 и второго 32 счетчиков, первого 33, второго 34 и третьего 35 накапливающих сумматоров, .узла 36 вычитания, первого 37 и второго 38 Т-триггеров, первого 39 и

40 второго 40 узлов сравнения, сумматора 41 по модулю два и регистра 42.

Многофункциональный анализатор случайных йроцессов работает в трех режимах: вычисление корреляционной функции и Фурье-преобразования сигнала (амплитудного спектра) и плотности распределения вероятностей.

При вычислении корреляционной . функции выполнение последовательности преобразований сигнала производится в соответствии с алгоритмом Стильтьеса.

На выходе 1 блока 1 синхронизации 55 вырабатываются тактовые импульсы с интервалом h t а на выходе 2 - строб ймпульсы дискретизации mAt °

Непрерывный сигнал X(t) поступает непосредственно на вход блока 7 умножителей. С выхода времяимпульсного модулятора 2 подаются отсчеты квантованного сигнала Y(mht) в виде пачек импульсов L „(шириной и квантов) которые через первый элемент ИЛИ 3 поступают на информационный вход блока 6 регистров и при помощи тактовых импульсов сдвигаются в нем, одновременно поступая на вторые входы блока 7 умножителей, выходные сигналы с

N выходов которого подаются на соответствующие входы первого блока 8 усреднителей.

По окончании реализации сигнала

X(t) в первом блоке 8 усреднителей будет сформировано N ординат корреляционной функции в реальном масштабе времени в соответствии с алгоритмом

Стильтьеса.

Вычиоление спектра сигнала осуществляется следующим образом.

В исходном состоянии переключатель 14 подключен к выходу управляемого инвертора 13.

Анализируемый сигнал подается на !

1 21 вход Х анализатора, являющийся входом блока 9 выборки. Стробимпульсы m ! с выхода 3 блока 1 синхронизации осуществляют дискретизацию сигнала, отсчеты X(m t) которого запоминаются в блоке 9 выборки на время Т < d t, Тактовые импульсы i с выхода 4 блока 1

I синхронизации стробируют ключ 10, осуществляя ряд считываний отсчета

X(mht) = Х во второй блок 12 усреднителей через второй коммутатор 22.

Одновременно стробимпульс m поступает на установочный вход регистра 11, устанавливая все его разряды в состояние "1, т.е. открывая все выходы второго коммутатора 22, и через первый элемент ИЛИ 3 на информационный вход блока 6 регистров, устанавливая в состояние "1" первый разряд первого регистра сдвига блока 6 регистров.

По каждому i-му тактовому импульсу в состояние "1" устанавливается очередной i-й разряд 100...0, 010...0, 00!0...0 и т.д. При сдвиге единичного состояния в разряд, соответствующий выходу j = 1 первого регистра сдвига блока 6 регистров, на выходе четвертого. элемента ИЛИ 5 формируется импульс, осуществляющий сдвиг на ,! один разряд содержимого регистра 11, устанавливая его равным О!11...1 з 1399766

Вследствие этого закрывается 1-й вы вает вс втором счетчике 32 содержимое. ход второго коммутатора 22 и прекра- i = l и разрешает операцию вычитания

1 щается накапливание импульсов ампли- в узле 36 вычитания 1А„.,j N/4 . — О тудой X в 1-ю ячейку второго блока = N/4.

12 усреднителей, содержимое которой при этом является пропорциональным Через интервал времени произведению 0,5ht, заданный первым элемен2н

Q *Х sin — — 4

tel! Ю N

10 (3 { . -1

2н

0 "„ Х sin — — )Ю"

j 1, 2,..., К.

Ло мере сдвига единичного сос-ояния разрядов и установления его на следукщих выходах j 2, 3,..., К происходит соответствующее поступление импульсов с выхода четвертого элемента ИЛИ 5 на вход регистра 11, вследствие чего -осуществляется сдвиг его содержимого в состояния f0011...1), (00011...lj и т.д. до состояния (000...0), при котором закрываются все выходы второго коммутатора 22, запрещая накапливание во всех К ячейках второго блока 12 усреднителей.

Вследствие того, что микрокоманды

25 запрета записи поступают с ряда j

1, К первого регистра сдвига блока

6 регистров через интервалы времени До, пропорциональные приращениям первой четверти синусной функции, во втором блоке 12 усреднителей накапли- ЗО вается ряд произведений четверти периода синуса на m-й отсчет входного сигнала

При поступлении импульса с К-го выхода блока б регистров он одновре", менно подается на вход сброса блока 9 О выборки, устанавливая его содержимое равным нулю, и на вход блока 16 формирования адреса, являясь для него микрокомандой установки начального .условия А и разрешения преобраэова- 45 ний кодов. Эта микрокоманда устанавливает Т-триггеры 37 и 38 (фиг.2) в начальное состояние, при котором открыты первый 24 и второй 25 элементы запрета, а в первом счетчике 31 шага 5п аргумента устанавливается код m. После этого микрокоманда поступает через первый элемент ИЛИ 27 и второй элемент 30 задержки на тактовые входы накапливающих сумматоров 33 и 34, разрешая запись в них соответственно када N/2 и начального граничного зна1 чения кода А, A - N/4 из регистра 42, а тактовый импульс устанавяи- . а том 29 задержки, тактовый импульс разрешает запись в третий накапливающий сумматор 35 начального кода, рав- ного значению m иэ первого счетчика 31. Ло следующим тактовым импульсам в третьем накапливающем сумматоре 33 . поочередно формируются суммы (m + m) = 2тп, (m + 2m) = 3m, ..., {mi), которые используются для формирования выходного кода в узле 36 вычитания jA„(= N/4 — mi.

Эти значения кода подаются на адресный вход третьего коммутатора 23, осуществляя считывания значений произведений (О иэ соответствующих ячеек 1 = 1 К = N/4, (К-тп), (К-2m), (K-mi),...f второго блока 12 усреднителей. Эти выборки поступают через управляемый инвертор 13 на вход первого коммутатора 15. Так как одновременно с преобразованием кодов в блоке 16 формирования адреса тактовые импульсы подаются через второй элемент ИЛИ 17 на счетный вход счетчика

20, в нем формируется ряд чисел, дешифратор 21 преобразует их, управляя накапливанием по индексу п, т.е. последовательно открывая ключи 1, 2, 3,..., п,... первого коммутатора 15 для распределения выборок (Ц 1 на з1 соответствующие входы первого блока

8 усреднителей.

Лри этом в первом узле 39 сравнения осуществляются операции сравнения текущих кодов А г — — mi с граничными условиями (р N/2), изменяющимися при переходе функцией косинуса экстремальных значений, а во втором узле 40 сравнения — операции сравнения текущих кодов с кодами граничных условий

{N/4 + р N/2), установленных в первом накапливающем сумматоре 33. При срабатывании второго узла 40 сравнения происходит изменение состояния сумматора 41 по модулю два, управляющего знаком (+1) коэффициента передачи уп- равляемого инвертора 13 в соответствии с законом косинусоиды.

В общем случае процедура управления знаком управляемого инвертора 13 и формирования кодов адресов опроса

В исходном состоянии переключатель 14 подключен к выходу элемента

18 запрета.

Анализируемый сигнал подается на вход "Y" анализатора, являющийся входом времяимпульсного модулятора 2; стробимпульсы осуществляют дискрети+ зацию сигнала, а по тактовым импульсам с выхода блока 1 синхронизации осуществляется квантование-преобразование в широтно-модулированный вид, т.е. в пачку импульса .L „ с количеством и импульсов в каждой пачке.

Предыдущий знак при

N знак mi 7

Измененный

+ р В

2 (А

Crl

N

У Р в

1де р = 0,2m — номер перехода функции через нулевой уро вень.

Следовательно, по каждому i-му тактовому импульсу с второго блока 12 усреднителей считывается определенная

Ордината косинусной функции с соответствующим знаком при шаге аргумента а А„, равным номеру ш отсчета входного сигнала (Х ), и распределяется в и-ю ячейку первого блока 8 усреднителей, Лри этом за Ы тактов независимо от номера. m входного отсчета в первый блок 8 усреднителей считываются все Ы значений произведения. входного отсчета на m периодов косинусНой функции.

Лроцедура. анализа. спектра заканчивается по окончании обработки.m-й-ro отсчета сигнала, т.е. при считывании

Й-го значения произведения 19 1 ° в 1 первый блок 8 усреднителей, Лри этом во втором счетчике 32 блока 16 формирования адреса образуется импульс переполнения, который устанавливает в исходное состояние все элементы блока 16 формирования адреса и обнуляет второй блок 12 усреднителей.

В результате процедуры анализа че рез синтез ряда Фурье в первом блоке

8 усреднителей сформирован дискретный ряд ординат, характеризующих спектральное распределение частот сигнала:

А

tN p

S(пыл) = — —, X(mat);» (- )

1 р-о ь

1, соя 21 п — — —, n = О, 1,..., (ч- l ), Вычисление плотности распределения вероятностей осуществляется следующим образом. третьего коммутатора 23 в течение N тактов описывается соотношениями:!

N .1 . N — шl mi ——

4 2!

N И

--- + р — — — mi mi>

4 2

Ло мере формирования пачки импуль сов они поступают с выхода времяимпульсного модулятора 2 на управляющий вход элемента 18 запрета, закрывая

20 его на эти моменты для прохождения тактовых импульсов, а также через второй элемент ИЛИ 17 на счетный вход счетчика 20, увеличивая его содержимое. Дешифратор 21 поочередно (от 1

25 до и-го) замыкает ключи первого коммутатора 15.

При номере тактового импульса, превышающем на единицу количество импульсов в пачке Ь,„, т.е.-при i (n + 1), элемент 18 запрета оказывается не закрытым импульсом на уп" равляющем входе, поэтому (и+1)-й тактовый импульс поступает через переключатель 14 и п-й ключ первого коммутатора 15 на и-й вход первого блока 8 усреднителей. Одновременно (n+l)-й тактовый импульс поступает через элемент 19 задержки на вход обнуления счетчика 20, возвращая его

40 через интервал времени ь =0,5 t, „,. в нулевое состояние, а также является импульсом сброса 8> для блока 1 синхронизации: импульс Fz поступает на вход сброса блока 1 синхронизации, запрещая прохождение тактовых

45 импульсов на выход 4 в течение интервала времени до следующего (m+1)-го стробимпульса на выходе 2 (исключая ложное поступление информации в первый блок 8 усреднителей).

Таким образом, по окончании реализации исследуемого случайного процесса в первом блоке 8 усреднителей сформированы дискретные значения оцен"

55 ки плотности распределения вероятностей амплитуд со статистической погрешностью, определяемой количеством анализируемых отсчетов М входного сигнала.

1399766

Формула изобретения

Многофункциональный анализатор случайных процессов, содержащий блок синхронизации, времяимпульсный модулятор, блок выборки, управляемый инвертор, ключ, переключатель, элемент задержки, элемент запрета, первый коммутатор, регистр, блок регистров, первый блок усреднителей, выход которого является выходом анализатора, и блок умножителей, информационный вход которого является первым информационным входом анализатора и соеди- 15 нен с информационным входом блока выборки, группа входов первого блока усреднителей соединена с группой выходов блока умножителей, группа выходов первого коммутатора через монтаж- 2р ное ИЛИ соединена с группой входов первого блока усреднителей, первый выход блока синхронизации подключен к тактовому входу времяимпульсного модулятора, информационный вход кото- 25 рого является вторым информационным входом анализатора, о т л и ч а ю— шийся тем, что, с целью уменьшения времени анализа, в него введены второй и третий коммутаторы, второй блок усреднителей, четыре элемента

ИЛИ, счетчик, дешифратор и блок фор-. мирования адреса, содержащий регистр, . три элемента запрета, два элемента

ИЛИ, два элемента задержки,два счетчика, .три накапливающих сумматора, узел вычитания, два Т-триггера, два узла сравнения и сумматор по модулю два, причем блок регистров содержит

И-1 последовательно соединенных ре40 гистров сдвига (N — целое число, равное количеству ординат измеряемой функции), причем информационный вход блока регистров соединен с выходом .перво го элеме нта ИЛИ и первым входом группы информационных входов блока умножителей, остальные входы этой группы подключены к выходам старших разрядов N-1 регистров сдвига блока регистров, вход стробирования времяимпульсного модулятора соединен с вторым выходом блока синхронизации, а выход — с первыми входами первого и второго элементов ИЛИ и управляющим входом элемента запрета, второй вход первого элемента ИЛИ подключен к -тактовому входу блока выборки, третьему выходу блока Синхронизации, установочному входу регистра и первому входу третьего элемента ИЛИ, второй вход которого соединен r первым выходом блока синхронизации, третий вход— с четвертым выходом блока синхронизации, управляющим входом ключа, информационным входом первого элемента запрета блока формирования адреса и вторым входом второго элемента ИЛИ, а выход — с тактовыми входами регистров сдвига блока регистров, причем каждый 1-й выход первого регистра сдвига блока регистров соединен с

i-м (i = 1,..., К = N/4) в:одом четвертого элемента ИЛИ (где j ближайшее целое к значению M = К.sin и 1 (— — - ---); m — количество разрядов

2 m первого регистра сдвига блока регистров), а К-й вход четвертого элемента ИЛИ соединен с входом сброса блока выборки, а также с входами сброса первого и второго Т-триггеров, первым входом первого элемента H|IH счетным входом первого счетчика и первым входом сумматора по модулю два блока формирования адреса, выход четвертого элемента ИЛИ подключен к тактовому. входу регистра, выходы которого соединены соответственно с информационными входами второго коммутатора, управляни ий вход которого соединен с выходом ключа, информационный вход котороro соединен а выходом блока выборки, выходы второго коммутатора соединены соответственно с информационными входами второго блока усреднителей, выходы которого подключены к информационным входам третьего коммутатора, выход которого соединен с информационным входом управляемого инвертора, выход которого соединен с первым входом переключателя, выход которого подключен к информационному входу первого коммутатора, а. второй вход — к выходу элемента запрета, соединенного информационным входом с пятым выходом блока синхронизации, входу сброса блока синхронизации и входу элемента задержки, выход которого соединен с входом сброса счетчика, счетный вход которого подключен к выходу, второго элемента HJIH, выход счетчика соединен с входом дешифратора, выход которого подключен к управляющему входу первого коммутатора, установочный вход первого Т-триггера соединен с входом сброса и выходом второго счетчика, 139976б

ФжЯ

ВНИИПИ,Заказ. 2668/50 . -Тираж 7014

Подписное

Произв-полигр пр-тие, г. Ужгород, ул. Проектная, 4 входами сброса первого, второго и третьего накапливающих сумматоров, входом сброса узла вычитания блока формирования адреса и входом сброса второго блока усреднителей, в блоке формирования адреса выход первого

7-триггера соединен с управляющим входом первого элемента запрета, а выход подключен к счетному входу второго счетчика, тактовым входом первого и второго узлов сравнения, узла вычитания и через первый элемент задержки к тактовому входу третьего накапливающего сумматора, выход котороIo соединен с первыми информационными входами третьего накапливающего сумМатора, первого и второго узлов сравНения и входом вычитаемого узла вычитания, выход первого узла сравнения соединен с установочным входом второ« го Т-триггера и вторым входом первого элемента ИЛИ, выход которого соединен с тактовым входом первого накапливающего сумматора и через второй элемент задержки с тактовым входом второго, накапливающего сумматора, выход которого соединен со своим первым информационным входом, вторым информационным входом второго узла сравнения и входом уменьшаемого узла вычитания, выход которого соединен с адресным вХодом третьего коммутатора, первый

2Ф выход регистра блока формирования адреса соединен с информационным входом второго элемента запрета блока формиpoBBHHR адреса управляющий вход которого подключен к прямому выходу второго Т-триггера, инверсньй выход которого соединен с управляющим входом третьего элемента запрета блока формирования адреса, информационный вход которого соединен .с вторым выходом регистра блока формирования ад« реса и первым информационным входом первого накапливающего сумматора, вы . ход которого подключен к своему второму информационному входу и второму информационному входу первого узла сравнения, в блоке формирования адреса выходы второго и третьего элементов запрета подключены соответственно к первому и.второму входам вто« рого элемента ИЛИ, выход которого соединен с вторым информационным входом второго накапливающего сумматора, выход первого счетчика блока формирования адреса соединен с вторым информационным входом третьего накапливающего сумматора,a выход второго элемента сравнения соединен с вторым

3Q входом с 1 ора по модулю дв а, выход которого подключен к входу управления знаком управляемого инвертора.