Устройство для вывода графической информации

Устройство для вывода графической информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано для вывода графической информации из ЭВМ. Цель изобретения - повьпиение быстродействия устройства - достигается введением счетчика 2 адреса, одновибраторов 8 и 9 и соответствующих функциональных связей, а также выполнением распределителя 4 импульсов. В состав распределителя импульсов входят сдвигающий регистр, дешифратор, две групш элементов И, шесть элементов И и три триггера. Изобретение позволяет выполнять маскирование, перестановку и размножение частей изображения путем указания адресов модификации, за счет чего повьшаетс. быстродействие устройства при вьшоде графической информации. 1 з.п. ф-лы, 3 ил. с $ (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (191 (11) (",1> q G 09 G 1/08

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ц

<<>l>R0Г.ИА

К Д ВТОРСИОМУ СВИДЕТЕЛЬСТВУ (21) 4160035/24-24 (22) 12. 12.86 (46) 30,05.88. Бюл. Р ?О (7 1) Московский инженерно-физический институт (72) О.Н.Цапко и Г.A.Ïàíàðèí (53) 681.327. 11(088.8) (56) Авторское свидетельство СССР

Ф 1238142, кл. G 09 G 1/08, 1984.

Авторское свидетельство СССР и 930355, кл. G 09 G 1/08, 1979. (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ГРАФИЧЕСКОЙ ИНФОРМАЦИИ (57) Изобретение относится к вычис" лительной технике и автоматике и может быть использовано для вывода графической информации из ЭВМ, Цель изобретения — повышение быстродействия устройства — достигается введением счетчика 2 адреса, одновибраторов 8 и 9 и соответствующих функциональных связей, а также выполнением распределителя 4 импульсов. В состав распределителя импульсов входят сдвигающий регистр, дешифратор, две группы элементов И, шесть элементов И и три триггера, Изобретение позволяет выполнять маскирование, перестановку и размножение частей изображения путем указания адресов модификации, эа счет чего повышается, быстродействие устройства при выводе графической информации. 1 s.п. ф-лы, 3 ил.

1 399809

Изобретение относится к вычислительной технике и автоматике и может бы.гь использовано для выводя графической информации из ЭВ11.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 структурная схема распределителя им-- !p пульсов, на фиг ° 3 — структурная схема блока синхронизации, Устройство содержит блок 1 памя— ти, счетчик 2 адреса, модуляционный блок 3, распределитель 4 импульсов, блок 5 синхронизации, коммутатор (э адреса, телевизионный ин IHкатnð 7, первый одновибратор 8, второй одновибратор 9. Позициями 10, 11, 12 и

13 обозначены соответствепно выход, ?0 управляющий вход, адресные входы, информационные входы устройства.

Распределитель 4 импульсов содср-. жит сдвигающий регистр 14, дешифратор 15, первый rðèããер 16, первый 255 элемент И 17, второй элемент И 18, первую группу элементов И 19, »торую группу элементов И 20, четвертый элемент И 21, шестой элемент

И 22, третий элемент И 23, третий триггер 24, второй триггер 25, пятый элемент И 26.

Блок синхронизации содержит генератор 27 импульсов, счетчик 28 точек, счетчик 29 строк, блок дешифраторов

30, четвертый 31, пятый 32„ шестой

33, седьмой 34 триггеры, аналоговый сумматор 35.

Устройство работает следующим образом, Генератор 27 импульсов вырабать|ва-ет тактовые импульсы высокой частоты, соответствующей требуемой дискретизации растра экрана по горизонтали, которые поступают на вход 45 счетчика 28 точек. Коэффициент пересчета счетчика 28 точек соответствуе т те лев из ионн ому стандарту длительности строчной развертки. Сигнал с выхода старшего разряда счетчика 28 точек поступает на вход счетчика 29 строк, который осуществляет пересчет строк изображений в кадре и имеет период ««ересчета, соответствующий длительности кадровой развертки.

Выбор разрешак«щей способности экрана

55 происходит по -редс тном ис пользова-ния выходов старших разрядов счетчика 28 топ«к i« -«етчпкя ?9 строк для выделе««««я видимого хода луча и сиг налов сил хрониз ации строчной и кадровой раз»ерток соответственно. С этой целью сиг««алы с выходов старших разрядов счетчика 28 точек и счетчика 29 строк поступают на входы блока дешифраторов 30, который формирует сигнапы строчного синхроимпульса, выдаваемого четвертым Tp«II ãàðîè 31, строчной защитной полосы, выдаваемой пятым триггером 32, кадрового синхроимпульса, выдаваемо«о шестым триггером 33, кадровой защитой полосы, выдаваемой седьмым триггером 34. Сигпалы строчного синхроимпульеа, с гроч.ной защитной полосы, кадрового синхроимпупьса H кадровой защитной полосы поступа«от соответственно с выходов

«етвертого тр««ггера 31, пятого триггера 32, кесто«о триггера 33 и седь-мого триггера 34 пя в::o, ы яна ого»ого сумматора 35, на выходе которогo вырабатыва отся импульсы, соответству|ощ««» требуемо i дискретизац «и растра экрана телевизионногo индикагоря 7 и управ«««пощ««е разверткой lioc." ледп его. Так т оные ««м««уль сы „вь«раба гь«паемые генератором 27 импульсов, пос купают гякже»я так о«зь«й вход сдвиго«зогo регистра 14 ii дешифратора 15, !ладшие ра.зряды с «ет г«ка 28 гочек посту««а«от па входь| дешпфратора

15., а также на входы первой группы элемен foil 11 19 п»торой группы элементов И 20. Сп налы стро ной защитной полосы с выхода пятого триггера

12 пост; пают па входы первого 8 и второго 9 одновибраторов, Сигналы кадровой защитной полосы с выхода седьмого триггера 34 сбрась«лают в "0" чег «ик адреса 2 и удерживают последний в нулевом состоянии "0 в течение всей кадровой защитной полосы. !

В блоке 1 памяти каждой точке соответствует один бит, кодирующий ее яркость, При этом координаты изображе««ия, записанного в блоке 1 памяти, образуют поле математических координат, размерностью по горизонтали Ny точек и по вертикали Ny точек с началом координат в нижнем левом углу. Разрядность снова блока 1 памяти равняется d„ где d удовлетворяет уcловию

Г 1 ч„

«1 !ок. ((- — +

7 Д

1399809

Объем же блока 1 памяти составляет

N„ !!1, (— + 1) слов (предполагается, что делится на d нацело) . Считывание слов из блока 1 памяти организовано так, что на видимом ходе строки считывается N)t/d слов, а ((1„/(! +1)-е слово считывается сразу же после окончания видимого хода строки и его содержимое является адресом модификации, определяющим с какого адреса начнется считывание слов в следующей строке. Для этого адрес модифика ции «са обратном ходе строки переписывается в счетчик 2 адреса. Устанон

tf II ка в 0 счетчика 2 адреса производится сигналом кадрового гасящего импульса, поступающег о на первый вход счетчика 2 адреса. Задним же фронтом импульса записи, поступающего с выхода второго однонибратора 9

А который так же, как и первый однонибратор 8, запускается сигналом строчного гасящего импульса, в счетчик 2 адреса заносится адрес модификации.

Изменение адресов н счетчике 2 адреса осуществляется импульсами конца цикла блока 1 памяти, поступающими с первого выхода дешифратора 15 на тактовый нход счетчика 2 адреса. Выходы счетчика 2 адреса являются адресами считывания слов из блока 1 памяти. Формирование временной диаграмсы записи и считывания слов для блока

1 памяти осуществляет распределитель мпульсов. Происходит это следующим

4 и образом. В режиме считывания информации из блока 1 памяти распределитель 4 импульсов формирует временную диаграмму цикла считывания и управляет работой модуляционного блока

3. Сигналы временной диаграммы цикла считывания формируются на выходах раэрядон сдвигового регистра 14, который в течение цикла считывания IIQ разрядно выдвигает "1", а в конце цикла сбрасывается в "0" сигналом с выхода дешифратора 15, который выра" бытает временную последовательность импульсов на протяжении цикла считывания. Этим же сигналом окончания цикла перебрасывается первый триггер 16, который определяет, на какой регистр и мультиплексор модуляционного блока поступают сигналы записи с выходов первого 17 и второго

18 элементов И и сигналы управления мультиплексорами с выходов первой 19 и второй 20 групп элементов И.

Временная диаграмма цикла заггиси информации реализуется следующим образом. Лдрес записываемого слона по ш««нам 12 поступает на вторые

6 входы коммутатора 6 адреса, а информационное слово по шинам 13 поступает на информационные входы блока

1 памяти. Ло сигналу "Требование за11 ! р писи, поступающему по шине 11 н рас пределитель 4 импульсов, ус тананлинается н "1" третий триггер 24. С приходом на тактовый вход второго триггера 25 .строба выделения цикла !

5 последний устанавливается в 11 и сбрасывает в "0" третий триггер 24, Так как на выходе третьего триггера

24 устанавливается "0", то следующий строб выделения цикла сбрасынаlt 11 ет в 0 второй триггер 25. Вьщеленный «а выходе второго триггера 25 импульс, проходя через пятый элемент

26 И, разрешает формирование на третьем элементе 23 И сигнала "Конец

25 обмена 1, поступающего по шине 10 в

ЭВМ, и прохождение через четверть««! элемент 21 И сигнала записи, который, поступая на вход записи блока

1 памяти, производит запись слова.

Сигнал цикла считывания ((1,(/d + 1)-го слова с адресом модификации после окончания видимого хода строки формируется первым одновибратором 8. Если сигнал "Требование записи" при35 ходит перед началом этого цикла то

У сигнал с выхода первого одновибратора 8, поступая на перные входы пятого 26 и шестого 22 элементов И, блокирует запись на ближайший цикл так, 4 чтобы сначала прошло считывание адреса модификации из (N„/d + 1)-го слова, а затем уже прошел цикл записи слова в блок 1 памяти. Тем самым предотнращается сбой в развертке иэображения, вызванный неправильным заданием адреса модификации при совпадении по времени циклов записи слова и считывания !N /d + 1)-ro слова н строке.

При нормальной (без модификации)

50 последовательности считывания строк в (N««/d + 1)-е ячейки заносятся адреса по правилу где (А"g. - содержимое (N„/d + !)-й ячейки 1 (i+1)-й строке

1399809

15 тов.

При изменении последовательности считывания строк, например, при модификации, начиная с 1-й строки, достаточно все адреса модификации, начиная с j-го слова сверху, изменить на константу модификации.

Предлагаемое устройство обеспечивает повышение быстродействия устройства для вывода графической информации, так как позволяет выполнять маскирование, перестановку и размножение частей изображения путем указания адресов модицикации в (N„/d +

+ 1)-е ячейки блока 1 памяти без перегенерации модифицируемых фрагменФо рм ул а и з а б р е т е н и я

1. Устройство для вывода графической информации, содержащее блок памяти, модуляционный блок, телевизионный индикатор, распределитель импуль25 сов, коммутатор адреса, блок синхронизации, выходы блока памяти соединены с информационными входами модуляционного блока, адресные входы блока памяти соединены с выходом коммутатора адреса, а управляющие входы блока памяти соединены с первым и вторым выходами распределителя импульсов, выход модуляционного блока соединен с видеовходом телевизионного индикатора, управляющие входы 35 модуляционного блока соединены с выходами группы распределителя импульсов, синхровход телевизионного индикатора соединен с первым выходом блока синхронизации, первый и второй 4о синхровходы распределителя импульсов соединены с вторым и третьим выходами блока синхронизации, управляющий вход коммутатора адреса соединен с третьим выходом распределителя импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит счетчик адреса, первый и второй одновибраторы, информационные входы счет- 50 чика адреса соединены с выходами блока памяти, выходы счетчика адреса соединены с первыми информационными входами коммутатора адреса, управляющие входы счетчика адреса соединены с четвертым выходом распределителя импульсов и выходом второго одновибратора соответственно, синхравход счетчика адреса соединен с четвертым выходом блока синхронизации, входы адновибраторав соединены с пятым выходом блока синхронизации, выход первого одновибратора соединен с первым управляющим входом распре— делителя импульсов, второй управляющий вход распределителя импульсов является управляющим входом устройства, вторые информационные входы коммутатора адреса являются адресными входами устройства, пятый выход рас пределителя импульсов являе тся выходом сигнала Конец обмена" устройства, информационные входы блока памяти являются информационными входами устройства.

2 ° Устройство по и. 1, а т л и ч а ю щ е е с я тем, что распределитель пм гуш сав содержит сдвигающий регистр, управляющий вход которого является первым синхравходам распределителя и соединен с первым инфармацнанпым входом дешифратора, нтарай информационный вход дешифратора является вторым синхравходом распределителя и соединен с первыми входами элементов И первой и второй групп, вторые входы элементов И первой группы соединены с инверсным выходом первого триггера и первым входом первого элемента И, второй вход которого и первый вход второго элемента И соединены с первым выходом дешифратора, второй выход дешифратора соединен с входом первого триггера, первым входом третьего элемента И, информационным входом сдвигающего регистра и является четвертым выходом распределителя, первый выход сдвигающего регистра является первым выходом распределителя, второй выход сдвигающего регистра соединен с первым входом четвертого элемента И, выход которого является вторым выходом распределителя, второй вход четвертого элемента

И соединен с выходом пятого элемента

И, вторым входом третьего элемента

И и является третьим выходом распределителя, первый вход пятого элемента

И является первым управляющим входом распределителя и соединен с первым входом шестого элемента И, второй вход которого соединен с третьим выходом дешифратора, выход шестого элемента И соединен с первым входом второго триггера, второй вход кото!

399809 рого соединен с выходом третьего триггера, первый вход третьего триггера является вторым управляющим входом распределителя, а второй вход соединен с инверсным выходом вто5 рого триггера, прямой выход второго триггера соединен с вторым входом пя то ro элемента И, выход т ре т ье го элемента И является пятым выходом распределителя, вторые входы второго элемента И и элементов И второй группы соединены с прямым выходом первого триггера, выходы первого и второго элементов И и элементов И первой и второй групп являются груп. пой выходов распределителя.

l 399809

ЙЬ /ХОРО п5

Редактор В.Ковтун

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Составитель А.Коробов

Техред М.Ходанич Корректор A,Îáðó÷að

Заказ 2672/52 Тираж 459 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 ..

КйГ

КД .8У