Накапливающий сумматор

Накапливающий сумматор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для суммирования чисел, представленных в классической системе счисления, 1-м коде Фибоначчи, двоичной избыточной и модифицированной системах счисления.. Цель изобретениярасширение функциональных возможноссей накапливающего сумматора за счет способности суммировать двоичные числа в модифицированной системе счисления при сохранении функции суммирования двоичных чисел, представленных в классической, фибоначчиевой, двоичной системах счисления, снижение аппаратурных затрат. К-й разряд сумматора содержит триггер со счетным входом 1 , элементы И 3-14, элементы ИЛИ 2,5,15,16, элемент задержки 4,сумматор по модулю два 6, входные шины k-x разрядов первого и второго операндов 17, 18, выходная шина суммы 19, шины управления 20-22, выходные шины переносов 23-26, входные шины переносов 27-30. Устройство может быть использовано при построении гибких арифметических устройств, способных к сквозному контролю обрабатываемой информации. 1 ил., 3 табл. (/)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5D 4 G 06 F 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ/ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4144403/24-24 (22) 10. 11.86 (46) 07.06.88. Бюл. №- 21 (72) А.В. Ткаченко, В.В. Дудкин и А.Б. Коваленко (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

¹ 577528, кл. G 06 F 7/49, 1976.

Авторское свидетельство СССР № 1278835, кл. G 06 F 7/49, 1985. (54) НАКАПЛИВАЮЩИЙ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть использовано для суммирования чисел, представленных в классической системе счисления, 1-м коде Фибоначчи, двоичной избыточной и модифицированной истемах счисления. Цель изобретения— расширение функциональных возможносгей накапливающего сумматора за счет

SU 1401453 А1 способности суммировать двоичные числа в модифицированной системе счисления при сохранении функции суммирования двоичных чисел, представленных в классической, фибоначчиевой, двоичной системах счисления, снижение аппаратурных затрат. К-й разряд сумматора содержит триггер со счетным входом 1, элементы И 3-14, элементы ИЛИ

2,5,15,16, элемент задержки 4,сумматор по модулю два 6, входные шины

k-x разрядов первого и второго операндов 17, 18, выходная шина суммы

19, шины управления 20-22, выходные шины переносов 23-26, входные шины переносов 27-30. Устройство может быть использовано при построении гибких арифметических устройств, способных к сквозному контролю обрабатыФ ваемой информации. 1 ил., 3 табл.

1401453

Изобретение относится к вычислительной технике и может быть использовано для суммирования чисел, представленных в классической системе счисления, 1-м коде Фибоначчи, двоичной избыточной и модифицированной системах счисления.

Цель изобретения — расширение функциональных воэможностей накапливающего сумматора за счет суммирования двоичных. чисел в модифицированной системе счисления прн сохранении функции суммирования двоичных чисел, представленных в классической, фибоначчиевой, двоичной системах счисления, упрощение сумматора.

На чертеже представлена функциональная схема накапливающего сумматора. 20

Накапливающий сумматор в каждом разряде содержит триггер 1, элемент

ИЛИ 2, элемент И 3, элемент 4 задержки, элемент ИЛИ 5, сумматор 6 по модулю два, элементы И 7-14, элементы

ИЛИ 15 и 16, информационные входы

17 и 18 операндов данного разряда, выход 19 суммы данного разряда, вход

20 разрешения суммирования в классической и фибоначчиевой системах счисления, вход 21 разрешения сложения в фибоначчиевой системе счисления, вход 22 разрешения сложения в 1-й и модифицированной системах счисления,: выход 23 пее1зеноса в (k+1)-й разряд, где k = 1, и, и — разрядность операн- З> дов, выход 24 переноса в (k+2)-й разряд, выход 25 переноса в (k-5)-й разряд, выход 26 переноса в (k-2)-й разряд,вход 27 переноса из (k-1)-го разряда, вход 28 переноса из (k-2)-ro разряда вход 29 переноса из (k+2)-ãî разряда, вход 30 переноса из (k+5)-го разряда, вход 31 сброса сумматора.

Любое натуральное число А в двоичной модифицированной системе счисле- 45 ния задается в виде многочлена ь-i

A=" ак Ф,(k), 50 (О при k (0; Ф,(k-2)+ Ф,(k-3)+1 при 1 ), О. (1)

Алгоритм получения модифицированной формы числа А состоит из следующих этапов.

Отыскивается наибольший вес ф,(k+1) удовлетворяющий условию ф, (k+1) 4 А( Ф,(1 +2), и число представляется в виде А = ф„(1<+1) + 7, где 0 с < (1) и

Если,= О, то синтез окончен. Если

> 2 и остаток q 7 О, то i представляется в виде 7, = ф,(k +1) + где О " с М,(1< ), и так до выполнения условия = О.

Р

Для примера построим модифицированную форму числа 25:

1с 0123456 7 8 9 10 ф,(1с)112346811152027

S(k) + S(k) г S (k+1 ) и объясняется правилом сложения

0+ 0" -"03

О+ 1 = 1;

1+0=1;

1+1=10.

Суммирование в 1-м коде Фибоначчи на выражении у,(k)+V,0 ) =

О+ О =

О +

1+ О=

1+ 1

y„(k)+ y„(k-2)+ y (k-3);

0;

1;

1;

1001 .

Сложение чисел в двоичной 1-ой системе счисления и модифицированной основано на выражениях

V,(k)+ y„(k) = q„(k+2)+ y, (k-5); (2) ф, (k)+ QÄ(k) = ф,(1+2)+ ф,(k-5) (3) и описывается правилом сложения

0 + О =

0 +

1+ 0=

1+ 1

0;

1;

1;

10000001.

1. Наибольший вес, для которого выполняются приведенные неравенства, есть Ф,(9) = 20, т.е. 25 = ф„(9) +

+ i„= 20+5, следовательно, девятый и разряд = 1.

2. = Ф„{4) + q = 4 + 1, следовательно, четвертый разряд = 1.

Ф1(1) + 2 = 1 + О, следовательно, первый разряд = 1.

Так как = О, то разложение окончено ..

Модифицированное двоичное изображение числа 25 имеет вид 25=1000010010

Суммирование в классической системе счисления основано на выражении

1401453 табл.3

Продолжение

000 О 0 О

S100010

Р00010

s ooooo

Р100000

s ooooo

00000!О

1 О О 0 О 0 0

1 О О 0 О 1 0

При сложении чисел в модифицированной системе счисления промежуточные суммы S. и переносы Р также

1 l имеют место.

Накапливающий сумматор работает следующим образом, При режиме суммирования чисел в классической системе счисления логическая единица подается на вход

20, что приводит к тому, что открытыми являются элементы И 8 и 13, k-й разряд сумматора подключен к выходу переноса в (1 +1)-й разряд и к входу переноса из (k-1)-го разряда, k-e разряды поступающих операндов через элемент ИЛИ 2 записываются в триггер

1, элемент И 3 формирует значение сигнала переноса, если k-е разряды операндов единичны, то на выходе элемента И 3 появляется единичный сигнал, значение суммы в этом случае на выходе 19 равно О.

Предположим, триггер находится в единичном состоянии. На вход элемента

И 13 поступает единичный сигнал переноса из (k-1)-го разряда, этот сигнал через элемент ИЛИ 15, сумматор 6 по модулю два, элемент ИЛИ 2 поступает на вход триггера 1, где происходит сложение, сумма равна нулю, элемент

И 3 сформировал единичный сигнал переноса в (k+1)-й разряд, При суммировании чисел в 1-м коде

Фибоначчи единичный сигнал подается на входы 20 и 21. Это приводит к тому, что k-й разряд оказывается подключенным входами переноса к (k-1)-му, (k+2)-му разрядам, а выходами — к (к+1)-му, (k-2)-му разрядам.Из сигналов переноса в k-й разряд формируется сигнал $ и Р в соответствии с табл.1.

Значения сигналов

S Р переноса

О О

1 О

01

1 О

О 1

Т а блица 2

q (k)

$1

Р, $

Р2

1 0

Таблица 3 ф1(k) 1 1 2 3 4 6 8 11 15 20 27 36

18ООО1ОООО 1 0 О О

1500000000 1 О О О

В накапливающем сумматоре, построенном на выражении (3), в k-й разряд поступают два сигнала переноса из (k-2)-ro и (k+5)-го разрядов (при. суммировании фибоначчиевых чисел так5 же существуют два сигнала переноса из (k+1)-го и (k+2)-го разрядов). Из этих сигналов переноса в k-м разряде должен быть сформирован сигнал S участвующий в процессе суммирования, и сигнал P переноса, поступающий с выходов k-ro разряда в соответствующие разряды сумматора. В зависимости от значений сигналов переноса в k-й разряд .S и Р принимают либо нулевые, либо единичные значения. Данный процесс поясняется табл. 1, Таблица 1

Рассмотрим процесс суммирования в двоичной 1-й системе счисления, поясняющихся табл. 2.

1 2 2 3 4 5 7 9121621

О О О О О О 1 0 О 0

О О 1 О О 0 О 1 О О О

1 О 1 О О О О 0 0 О 040

О О 1 О О О О О 0 1 О

1 О О О О О О 0 0 1 0

0 О 0 О 1 0 0 0 0

S 1 0 0 0 1.О О О 0

Суммирование чисел протекает с возникновением промежуточных сумм S и промежуточных переносов Р; .

Ъ

Сложим два числа в модифицированной системе счисления, что показано в табл. 3.

Значения k-х разрядов операндов подаются на входы 17 и 18. Значение итога записывается в триггер 1, элемент И 3 формирует сигнал переноса.

Сумматор 6 по модулю два формирует значение S, элемент И 7 — значение P в соответствии с табл, 1.

1401453

ВНИИПИ Заказ 2785/47 Тираж 704 Подписное

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4

Предположим, k-e разряды операндов—

01, значение сигналов переноса в k-й разряд — 11. Логическая единица записана в триггер 1 на выходе элемента

5

И 3, на выходе 19 — логическая единица. Через время г на входы 27 и 29 поступают логические единицы. Сумматор

6 по модулю два формирует нулевой сигнал, который не приводит к изменению 10 состояния триггера 1. На выходе элемента И 7 вырабатывается единичный сигнал, который через элемент ИЛИ 5 нос гупает на элементы И 8 и 10,. с них — на выходы переносов в (k+1)-е, (k-2)-е разряды соответственно, !

1ри суммировании чисел в двоичной

1-й системе счисления и модифицированной системе счисления логический сигнал подается на вход 22. В этом случае k — и разряд оказывается подключенным к входам 28 и 30 и к выходам 24 и 25. Суммирование осуществляется аналогично с суммированием в 1-м коде

Фибоначчи в соответствии с рассмотрен-25 ными примерами в табл, 1.

Формул а изобретения

Накапливающий сумматор, содержащий в каждом 1с-м разряде (k-1,...,п, и — разрядность операндов) триггер со счетным входом, с первого по четвертый элементы ИЛИ, с первого по девятый элементы И, сумматор по моду35 лю два, элемент задержки, причем входы k-го разряда первого и второго операндов подключены к первому и второму входам первого элемента ИЛИ, к третьему входу которого подключен выход сумматора по модулю два, выход первого элемента ИЛИ соединен со счетным входом триггера и первым входом первого элемента И, второй вход последнего подключен к прямому выходу триггера, выход первого элемента И соединен с элементом задержки, выход последнего соединен с первым входом второго элемента ИЛИ, второй его вход подключен к выходу второго элемента

И, выход второго элемента ИЛИ соединен с первыми входами третьего, четвертого, пятого элементов И, второй вход третьего элемента И соединен с входом разрешения суммирования в классической и фибоначчиевой системах счисления, к которому подключен первый вход шестого элемента И, выход третьего элемента И является выходом переноса в (Е+1)-й разряд, выход пятого элемента И является выходом пеI реноса в (k-2) -й разряд, вход перено— са из (k-1)-го разряда подключен к второму входу шестого элемента И,вход переноса из (k+5)-го разряда подключен к первому входу седьмого элемента И, вход сброса сумматора подключен к входу сброса триггера, о т л и ч аю шийся тем, что, с целью расширения функциональных возможностей за счет суммирования двоичных чисел в модифицированной системе счисления, при сохранении функции суммирования

/ двоичных чисел, представленных в классической, фибоначчиевой, двоичной системах счисления, и упрощения сумматора, вход переноса из (k-2)-го разряда подключен к первому входу восьмого элемента И, вход переноса из (k+5)-го разряда соединен с первым входом девятого элемента И, вторые входы восьмого и девятого элементов

И подкпючены к входу разрешения суммирования в двоичной, модифицированной системах счисления, к которому подключен второй вход пятого элемента И, выход четвертого элемента И является выходом переноса в (k+2)-й, (k-5)-й разряды, вход разрешения суммирования в фибоначчиевой системе, счисления соединен с вторыми входами четвертого, седьмого элементов И,выход шестого элемента И подключен к первому входу третьего элемента ИЛИ, к второму входу последнего подключен выход восьмого элемента И, выход седьмого элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход которого подсоединен к выходу девятого элемента И, выходы третьего и четвертого элементов ИЛИ подключены к соответствующим входам сумматора по модулю два и второго элемента И, выход суммы сумматора подключен к прямому выходу триггера,