Устройство для контроля логических блоков

Устройство для контроля логических блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для контроля логических блоков . Цель изобретения - расширение функциональных возможностей за счет самоконтроля в процессе функционирования . Устройство содержит три счетчика 1,2,3, мультиплексор 4, формирователь 5 сигнатур, регистры 6,7, распределитель 8 импульсов, блок 9 сравнения, блок 10 индикации, элемент 11 индикации, блок 12 сумматоров по модулю два, два триггеры 13,14, три элемента И 15,16,17, два элемента ИЛИ 18,19, элемент И-ИЛИ 20, элемент НЕ 21, элемент 22 задержки. Сущность раб оты устройства заключается в том, что в процессе контроля логического блока при циклической подаче тестовых воздействий в двух смежных окнах измерения реализуются различные алгоритмы формирования сигнатур и затем проверяется совпадение этих сигнатур , которое свидетельствует об исправности устройства. 1 ил. i С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (58 4 С Об F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ CENPPTEllbCTBV

4:

«Р

Ф

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2 f ) 4168164/24-24 (22) 29.12.86 (46) 07.06.88. Бюл. Ф 21 (71) Всесоюзный научно-исследовательский институт электромеханики (72) С.И.Старчихин и M.Â.Øàöêèé (53) б81. 3 (088. 8) (56) Авторское свидетельство СССР

8 830391, кл. G 06 F 11/00, 1979.

Активный сигнатурный анализатор.

Комплект документации GPE 388.Ш.. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к вычислительной технике и может быть использовано для контроля логических блоков. Цель изобретения — расширение функциональных возможностей за счет

„.Я0„„14О1462 А1 самоконтроля в процессе функционирования. Устройство содержит три счетчика 1, 2,3, мультиплексор 4, формирователь 5 сигнатур, регистры 6,7, распределитель 8 импульсов, блок 9 сравнения, блок 10 индикации, элемент

11 индикации, блок 12 сумматоров по модулю два, два триггеры 13, 14, три элемента И 15, 16,17, два элемента

ИЛИ 18,19, элемент И-ИЛИ 20, элемент

НЕ 21, элемент 22 задержки. Сущность работы устройства заключается в том, что в процессе контроля логического блока при циклической подаче тестовых воздействий в двух смежных "окнах" измерения реализуются различные алгоритмы формирования сигнатур и затем проверяется совпадение этих сигнатур, которое свидетельствует об исправности устройства. 1 ил, 1401462 (2) и +n>=й, (3) nq ъ logqN, Изобретение относится к вычислительной технике и может быть использовано для контроля логических блоков преимущественно в случаях, когда требуется повышенная достоверность контролирующего оборудования.

Целью изобретения является расширеыие функциональных возможностей за счет обеспечения самоконтроля в процессе функционирования.

На чертеже приведена функциональная схема устройства для контроля логических блоков.

Устройство содержит трй счетчика 15

1-3, мультиплексор 4, формирователь

5 сигнатур, первый 6 и второй 7 регистры, распределитель 8 -импульсов, блок 9 сравнения, блок 10 индикации, элемент 11 индикации, блок 12 сумма- 20 торов по модулю два, два триггера

13 и 14, три элемента И 15-17, два элемента ИЛИ 18 и 19, элемент И-ИЛИ

20, элемент НЕ 21, элемент 22 задерж" ки.

На чертеже также обозначены синхровход 23 устройства, вход 24 сброса, группа 25 информационных выходов для подключения входов контролируемого блока, группа 26 информационных входов для подключения выходов контролируемого блока.

Устройство работает следующим образом.

ПО сиГналу исходнОгО сОстОЯниЯ, 35 подаваемого на вход 24 "Сброс", устанавлиьаются в нулевое состояние счетчики 1-3, триггер 14 и формирователь

5 сигнатур. Триггер 13 устанавливается этим сигналом в единичное состоя- g0 ние.

С приходом первого после сигнала сброса синхросигнала на вход 23 устройства начинается подсчет синхросигналов счетчиками 1-3. При этом раз- 45 рядными выходами счетчиков 1 осуществляется стимуляция контролируемого блока (для простоты рассматривается случай, когда все входы контролируемого блока являются совместимымии стимуляция осуществляется тривиальным двоичным кодом.

Синхросигналы с входа 23 устройст-. ва через элемент И-ИЛИ 20, открытый разрешающим потенциалом на его четвертом входе с инверсного выхода триггера 14, поступает на синхровход формирователя 5 сигнатур. На информационный вход его поступают с выхода мультиплексора 4 через элемент И 16 сигналы с одного из выходов контролируемого логического блока.

Разрядность счетчика 1 выбирается исходя из условия п17 m, (n (16 для 16-разрядного а нализ а тор а), (1) где n — разрядность счетчика 1, m — количество входов контролируемого блока (ш (16) .

Разрядность счетчика 3 выбирается исходя из условия где n — разрядность счетчика 3, N — разрядность формирователя 5 сигнатур .

Разрядность счетчика 2 выбирается следующим образом: где и — разрядность счетчика 2, И вЂ” количество выходов контролируемого блока.

"1

После перебора счетчиком 1 (2 -1) состояний на его выходе появляется сигнал переполнения, который поступает на счетный вход счетчика 3. Этим же сигналом, устанавливается в нулевое состояние триггер 13, и нулевой потенциал с его выхода поступает на первый вход элемента И 16, запрещая прохождение информации с выхода мультиплексора 4 на информационный вход формирователя 5 сигнатур. В то же время синхросигналы на синхровход формирователя 5 сигнатур продолжают поступать. Это эквивалентно поступлению на его информационный вход последовательности "нулей".

После прихода (2 -1)-го синхроимN пульса сигьал с выхода переполнения счетчика 3 поступает на счетный вход счетчика 2, изменяя состояние его выходов и выбирая тем самым с помощью мультиплексора 4 следующий информационный выход контролируемого блока.

Одновременно этот же сигнал переполнения через элемент ИЛИ 19 устанавливает триггер 13 в единичное состоя.Ние, разрешая прохождение информации с выхода мультиплексора 4 через элемент И 16 на информационный вход формирователя 5 сигнатур, 1401462 а„,а „»...aM„OO...О

А=а а ...а 00...0 а а ...а 00.

° ° ° »К ° ° е 21 ° ° ° Lk °,0 (4) 2 -1 н

2 -1 н

2 -1 единичное состояние. Начинается второе "окно" измерения, При этом на четвертый вход элемента И-ИЛИ 20 по15 ступает нулевой потенциал с инверсного выхода триггера 14, и прохождением синхросигналов от синхровхода

23 устройства до синхрсвхода формирователя 5 сигнатур начинает управлять

20 по первому входу элемента И-ИЛИ 20 триггер 13.

После вь»дачи сигнала с выхода переполнения счетчика 2 все счетчики

1-3 устанавливаются в нулевое состоя>5 ние, а триггер 13 — в единичное состояние (так как сигнал переполнения с выхода счетчика 3 поступает позже, чем сигнал переполнения с выхода счетчика 1). При этом при поступлеЗО нии на вход 23 устройства синхросигналов он через элемент И-ИЛИ 20 поступают на синхровход формирователя

5, а на его информационный вход поступает входная информация с выхода мультиплексора 4 через элемент И 16, После того, как на информационный вход формирователя 5 сигнатур будет подана частная информационная последовательность A,=à „ а,z ...а„,, сиг4р нал с выхода переполнения счетчика

1 устанавливает триггер 13 в нулевое состояние, прекращая тем самым подачу на формирователь 5 сигнатур и информационной, и синхронизирующей по45 следовательностей

Этот же сигнал переполнения через элемент И 15 поступает на вход записи регистра 7, в который при этом записывается сумма по модулю два предыдущего состояния регистра 7 (в данном случае, нуля) и частной сигна-, туры, сформированной в формирователе

5 сигнатур. Этот же сигнал, пройдя через элемент 22 задержки и элемент

ИЛИ 18, обнуляет формирователь 5 сигнатур.

Далее счетчики f и 3 продолжают подсчитывать синхроимпульсы, поступающие на вход 23 устройства. После (5) Далее описанные циклы повт ряются до тех пор, пока сигналом с выхода старшего разряда счетчика 2 не будет прекращено формирование сигнатуры в

П1 где К=2

Можно показать, что справедливо следующее равенство: м

S (А) = ID S (A ., ), 1ã.1 где Б(А) — сигнатура последовательности A

S(A.) — частная сигнатура после I довательности

А;=а;, а; ...,а;<,@ — знак сложения по модулю два.

На основании равенства (5) и осуществляется самоконтроль устройства.

После окончания цикла формирования первой сигнатуры сигналом со сгаршего разрядного выхода счетчика

2 разрешается работа распределителя импульсов, который по четырем следующим друг от друга синхроимпульсам поочередно выдает на четырех своих выходах управляющие сигналы, которые обеспечива:от последовательную реализацию следующих функций: еравнение в блоке 9 сравнения сигнатуры, хранящейся в регистре 6, и суммы сигнатур с выхода блока 12 (в случае наличия на первом входе элемента И 17 разрешающего потенциала с прямого выхода триггера 14) запись в регистр 6 содержимого формирователя 5 сигнатур; обнуление регистра 7; обнуление формирователя 5.сигнатур.

В первом "окне" измерения (и во всех последующих "окнах" с нечетным номером) нулевой потенциал с прямого выхода триггера 14 запрещает прохождение сигнала разрешения сравнения с выхода распределителя 8 импульсов на вход разрешения блока 9 сравнения.

Далее, до переполнения счетчика

2, состояние формирователя 5 сигнатур и распределителя 8 импульсов остается неизменным.

Сигнал с выхода переполнения счетчика 2 поступает на счетный вход триггера 14 и устанавливает его в формирователе 5 сигнатур. При этом за 2 (2 — 1) прошедших тактов на инь H формационный вход формирователя 5 сигнатур поступает последовательность

1401462 прохождения (2"-1)-го синхроимпульса вырабатывается сигнал переполнения счетчика 3. Этот сигнал переключает в следующее состояние счетчик 2, т.е, 5 с помощью мультиплексора 4 подключает очередной выход контролируемого блока к цепи контроля. Одновременно сигнал переполнения с выхода счетчика 3 устанавливает в единичное состо-10 яние триггер 13, разрешая прохождение на формирователь 5 сигнатур информационной и синхронизирующей последовательностей. Цикл измерения повторяется, при этом н формирователе 5 сигнатур формируется сигнатура частной информационной последовательности—

А =а,а ...а .

Далее в регистр 7 записывается

A O Az, формирователь 5 сигнатур в 20 очередной раз обнуляется, т.е, подготавливается к формированию сигнатуры очередной частной информационной последовательности.

После того, как таким образом бу- 25 дут сформированы сигнатуры всех частных информационных последовательностей в регистре 7 будет храниться ве9

g4 величина K S(A ) . При этом, как ука7» 1 30 зывалось,в регистре 6 хранится эначе". ние сигнатуры Я(А), сформированное в первом "окне" измерения.

Сигнал со старшего разрядного выхода счетчика 2 через элемент НЕ 21 запрещает дальнейшее прохождение импульсов записи и регистр 7 и сброса в формирователь 5 с выхода элемента

И f5, Этот же сигнал разрешает рабо- 40 ту распределителя 8 импульсов, выдающего сигналы сравнения содержимого регистров 6 и 7, записи в регистр 6 содержимого формирователя 5 сигнатур, обнуления регистра 7 и формирователя

5 сигнатур . В случае несовпадения содерллмого регистров 6 и 7 элемент

11 индикации сигнализирует о наличии неисправности в схеме устройства, так как одинаковые сигнатуры, сформированные различными способами, оказались не равными между собой.

Далее весь описанный выше цикл измерений повторяется. Полученная сигнатура индицируется блоком 10 индикации (цепь управления индикацией,ус- .

55 ловно не показана) и сравнивается

- оператором с эталонной сигнатурой контролируемого блока.

По окончании второго "окна" измерения в регистр 0 записывается сигнатура последней частной информационной последовательности, т.е. ненужная информация. Однако это несущественно ввиду того, что в следующем "окне" измерения сравнение содержимого регистров 6 и 7 не производится из-за наличия нулевого запрещающего потенциала на прямом выходе триггера 14. Во всех же "окнах" измерения с четными номерами производится сравнение в полном соответствии с равенством (5).

Таким образом, предлагаемое устройство позволяет в смежных "окнах" измерения формировать одну.и ту же сигнатуру входной информационной последовательности двумя различными способами с последующим их сравнением. Несовпадение полученных таким образом сигнатур свидетельствует о наличии неисправности в схеме устройства. Процедура самоконтроля осуще ствляется непосредственно в процессе работы.

Формула изобретения

Устройство для контроля логических блоков, содержащее первый и второй счетчики, мультиплексор, формиро- . ватель сигнатур, первый регистр, блок сравнения, распределитель импульсов, первый элемент ИЛИ, блок индикации и элемент индикации, причем синхровход устройства подключен к синхровходу распределителя импульсов и к счетному входу первого счетчика,. группа разрядных выходов которого является группой информационных выходов устройства для подключения входов контролируемого блока, вход сброса устройства подключен к первому входу первого элемента ИЛИ и к входам сброса первого и второго счетчиков, группа разрядных выходов второго счетчика соединена с группой адресных входов мультиплексора, старший разряд груп-. пы адресных входов мультиплексора соединен с входом управления окном измерения формирователя сигнатур и, с входом запуска рвспределителя импульсов, группа информационных входов мультиплексора является группой информационных входов устройства для подключения выходов контролируемого блока, первый выход распределителя импульсов соединен с вторым входом

14014

Составитель И.Сафронова

Техред Л.Сердюкова Корректор JI.Ïèëèïåíêî

Редактор Н.Лазаренко

Заказ 2785/47

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

I первого элемента ИЛИ, выход которого соединен с входом сброса формирователя сигнатур, группа выходов которого соединена с группой информационных входов первого регистра, группа выходов которого соединена с группой входов 9лока индикации и первой группой информационных входов блока сравнения, выход которого соединен с вхо-10 дом элемента индикации, о т л и ч аю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения самоконтроля в процессе функционирования, оно дополнительно содержит третий счетчик„ второй регистр, блок сумматоров по модулю два, два триггера, три элемента

И, второй элемент ИЛИ, элемент И-ИЛИ, . элемент НЕ и элемент задержки, причем счетный вход третьего счетчика объединен с нулевым входом первого триггера, первым входом первого элемента И и подключен к выходу переполнения первого счетчика, вход сброса третьего счетчика объединен с нулевым входом второго триггера, вторым входом второго элемента ИЛИ и подключен к входу сброса устройства, выход переполнения третьего счетчика соединен с первым входом второго элемента ИЛИ и счетным входом второго счетчика, выход переполнения которого соединен со счетным входом второго триггера, выход второго элемента ИЛИ соединен с единичным входом первого триггера, выход которого соединен с первыми входами второго элемента И и элемента

И-ИЛИ, второй вход и выход второго элемента И подключены к выходу мультиплексора и информационному входу формирователя сигнатур соответственно, второй и третий входы элемента

И-ИЛИ объединены и подключены к синхровходу устройства, четвертый вход и выход элемента И-ИЛИ подключены к инверсному выходу второго триггера и синхровходу формирователя сигнатур соответственно, прямой выход второго триггера соединен с вторым входом первого элемента И и первым входом третьего элемента И, вход и выход элемента НЕ подключены к старшему разряду группы адресных входов мультиплексора и третьему входу первого элемента И соответственно, выход первого элемента И соединен с входом записи второго регистра и через элемент задержки — с третьим входом первого элемента ИЛИ, группа информационных входов второго регистра объединена с второй группой информационных входов блока сравнения и подключена к группе выходов блока сумматоров по модулю два, первая и вторая группы входов которого соединены с группами выходов формирователя сигнатур и второго регистра соответственно, второй, третий и четвертый выходы распределителя импульсов соединены соответственно с вторым входом третьего элемента И, входом записи первого регистра и входом сброса второго регистра, выход третьего элемента И соединен с входом разрешения блока сравнения,