Устройство для сопряжения эвм с объектами управления

Устройство для сопряжения эвм с объектами управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть применено для группового управления манипуляторами и монтажно-сборочным оборудованием в системах реального масштаба времени. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит блок связи с каналом ЭВМ, регистр, дешифратор, мультиплексор , счетчик, блок контроля на четность, сдвиговый регистр, узел блокировки, анализатор сигналов, формирователь сигнала прерьюания, буферный регистр памяти, блок ввода-вывода , регистр вектора прерывания , блок синхронизации, два элемента И. 3 з.п. ф-лы, 9 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК,.SU„„1401469 А1 (51)4 С 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4161887/24-24 (22) 10. 12. 86 (46) 07.06. 88. Бюл. № 21 (72) В. В. Голицын и А. Б. Новаченко (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1129600, кл. G 06 F 13/00, 1984.

Авторское свидетельство СССР

¹ 1208557, кл. G 06 F 13/00, 1986. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

С ОБЪЕКТАМИ УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть применено для группового управления манипуляторами и монтажно-сборочным оборудованием в системах реального масштаба времени. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит блок связи с каналом 3ВМ, регистр, дешифратор, мультиплексор, счетчик, блок контроля на четность, сдвиговый регистр, узел блокировки, анализатор сигналов, формирователь сигнала прерывания, буферный регистр памяти, блок вво— да †выво, регистр вектора прерывания, блок синхронизации, два элемента И. 3 з.п. A-лы, 9 ил.

1401469

Изобретение относится к вычисли— тельной технике и может быть применено для группового управления манипуляторами и монтажно-сборочным

5 оборудованием в системах реального масштаба времени.

Цель изобретения — сокращение аппаратурных затрат.

На фиг.1 представлена блок-схема устройства; на фиг.2 — схема анализатора сигналов; на фиг.3 — блок связи с каналом ЭВМ; на фиг.4 — схе" ма формирователя сигнала прерывания; на фиг.5 — схема узла блокировки; на фиг.6 — схема блока контроля на четность; на фиг.7 — схема регистра вектора прерывания; на фиг.8 — блок ввода-вывода; на фиг.9 — блок синхронизации. 20

Устройство для сопряжения ЭВМ с объектами управления (фиг.1) содержит первый блок 1 связи с каналом

ЭВМ, канал 2 ЭВМ, группу 3 информационных входов-выходов блока 1, ин- 25 формационный вход 4 устройства, регистр 5, дешифратор 6, мультиплек- сор 7, счетчик 8,группу 9 информационных выходов мультиплексора 7, элемент И 10, информационный вход

11 устройства, блок 12 контроля на четность, сдвиговый регистр 13, шину 14 синхронизации, анализатор 15 сигналов, узел 16 блокировки,элемент И 17, формирователь 18 сигнала прерывания, цепь 19 предоставления прерывания, цепь 20 требования прерывания, буферный регистр 21,памяти, регистр 22 вектора прерывания, блок

23 ввода-вывода, блок 24 синхронизации.

Анализатор 15 сигналов (фиг.2) содержит мультиплексор 25, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 26, элемент И 27 и 45 узел 28 памяти.

Блок 1 связи с каналом ЭВМ 2 (фиг.3) содержйт шинный формирователь

29, дешифратор 30, элемент И 31, триггер 32, элементы И 33 и 34 и элемент ИЛИ 35.

Формирователь 18 сигнала прерывания (фиг.4) содержит триггеры 36 и

37, элементы И 38 и 39.

Узел 16 блокировки (фиг.5) содержит элемент И 40, триггер 41 и одS5 новибратор 42.

Блок 12 контроля на четность (фиг.6) содержит элемент И 43, тригrep 44, триггер 45, элементы И 46 и 47.

Регистр 22 вектора прерывания (фиг. 7 ) соде ржит на борное поле 48 перемычек и шинный формирователь 49.

Блок 23 ввода-вывода (фиг.8) содержит сдвиговый регистр 50, узел

51 контроля на четность, вход 52 приема дискретной информации, элемент

НЕ 53, сдвиговый регистр 54, элемент ИПИ 55, элемент 56 задержки, узлы 57 и 58 памяти, регистр 59,сумматор 60 по модулю два, линию 61 передачи дискретной информации к управляемому объекту.

Блок 24 синхронизации (фиг.9) содержит узел 62,связи с каналом 2

ЭВМ, идентичный блоку 1, в группе информационных выходов используется только один из разрядов, например младший, подключенный к D-входу триггера 63, а в группе информационных входов также используется тот же разряд, соединенный с выходом триггера

64, элемент И 65, элемент ИЛИ 66, элемент И 67, одновибратор 68, генератор 69 импульсов, счетчик 70, регистр 71 усилителей, предназначенный для передачи синхросигналов в управляемые объекты, счетчик 72, одновибраторы 73 и 74.

Устройство работает следующим образом.

При включении напряжения питания в цепи общего сброса (не показана) канала 2 вырабатывается сигнал, которым устанавливаются в исходное (нулевое) состояние триггеры 36 и

37 в- формирователе 18 сигнала прерывания, триггеры 44 и 45 в блоках

12 и 51 контроля на четность,тригге-. ры 63 и 64 и счетчики 70 и 72 в блоке 24 синхронизации,а триггер 41 в узле 16 блокировки устанавливается в единичное состояние. В результате формирователь 18 сигнала прерывания устанавливается в пассивное состояние, сигнал требования прерывания на линии 20 не формируется,на первом входе элемента И 39 устанавливается сигнал "Лог,1", и сигнал предоставления прерывания из канала 2 по линии 19 предоставления прерывания может передаваться для обслуживания других устройств, имеющих меньший приоритет относительно предлагаемого устройства.

3 140

В пассивном состоянии находится также блок 24 синхронизации, так как сигнал Лог.0" с выхода триггера

64 через элемент И 67 запрещает работу генератора 69.

Обмен информацией между устрой— ством и ЭВМ осуществляется через блок 1. Машинный цикл обмена информацией разбит.на. две части: адресную и информационную. В адресной части машинного цикла информация из канала 2 ЭВМ пропускается шинным формирователем 29 от канала В к каналу

С и устанавливается на входы регистра 5 и дешифратора 30. К входам дешифратора 30 подключены старшие разряды кода, определяющие адрес обращения к устройству. К входам регистра 5 подключены младшие разряды кода, определяющие подадрес обращения к регистрам устройства или ячей— кам узлов 28, .57 и 58 памяти, причем старший из них (разряд Q4 регистра 5) определяет обращение через дешифратор 6 к одному из конкретных элементов. Число подадресов определяется количеством групп анализируемых сигналов. Адресная часть отделяется от информационной сигналом на первом синхровходе блока 1. Если адрес обращения соответствует конфигу— рации дешифратора 30, то на выходе элемента И 31 устанавливается сигнал логической "1", и сигнал на первом синхровходе блока 1 фиксирует сигнал логической "1" на выходе триггера 32 и код подадреса на выходах регистра

5, а также, проходя через элемент

И 10, переключает мультиплексор 7 на передачу кода подадреса с выхода регистра 5 на шину 9. При несоответствии кода обращения к устройству к шине 9 подключаются выходы счетчика 8.

В информационной части цикла "Вывод" данные из канала 2 проходят через шинный формирователь 29 по группе информационных выходов блока

1 на информационные входы узлов 28 и 58 оперативной памяти. Сигнал на втором синхровходе блока 1,пройдя через элемент И 34, на второй сйнхровход дешифратора 6 вызовет, в зависимости от уровня сигнала на Dвходе дешифратора 6, появление сигнала на четвертом или на первом выходе дешифратора и тем самым произведет запись информации в выбран1469

55 ную ячейку выбранного узла оперативной памяти. Вместе с тем сигнал с выхода элемента И 34 пройдет через элемент ИЛИ 35 в канал 2, информируя ЭВМ о приеме информации устрой— ством.

В информационной части цикла

"Ввод сигнал с третьего синхровхода блока 1, пройдя через элемент И 33, произведет переключение шинного формирователя 29 на передачу информации из канала А в канал В и, пройдя на первый стробирующий вход дешифра— тора 6, вызовет, в зависимости от уровня сигнала íà D-входе цешифратора 6, появление сигнала на третьем или втором выходе дешифратора 6, активизируя выходы регистра 21 или регистра 59 соответственно. При этом в канал 2 ЭВМ будет выставлена либо информация, содержащаяся в регистре

21, либо информация выбранной ячейки узла 57 памяти. Вместе с тем сигнал с выхода элемента И 33 пройдет через элемент ИЛИ 35 в канал 2, информируя ЭВМ о выдаче информации из устройства.

Для окончания подготовки устройства к работе после включения питания ЭВМ последовательно производит запись кода нуля во все ячейки узлов 28 и 58 оперативной памяти для исключения пересылки ложных команд в управляемый объект через регистр

54 и ложных прерываний из анализатора 15 при включении блока 24 синхронизации.

Включение блока 24 синхронизации осуществляется записью логической

"1" в триггер 63 (обращение ЗВМ к блоку 24 синхронизации через узел

62, идентично описанное для блока l).

Сигнал логической "1" с выхода триггера 63, поступая на D — вход триггера 64 и, пройдя через элемент

ИЛИ 66 на его синхровход, переводит его в единичное состояние. Поскольку на первом входе элемента И 67 установлен сигнал логической "1" с выхода одновибратора 74, сигнал

"Лог.1" с выхода триггера 64 передается через элемент И 67 и возбуждает одновибратор 68, который формирует сигнал на второй линии синхросигнала пины 14 синхронизации. Сигнал

"Лог.1" с выхода элемента И 67 включает также генератор 69, в результа1401469 те чего на выходах регистра усилителей 71 на третьей линии синхросигнала шины 1 4 с инх ров иэ ации формируются сигналы, управляющие сдвигом инфорrz мации в сдвиговых регистрах 13, 50 и 54 и во взаимосвязанных регистрах объекта управления (не показаны) .

Счетчики 70 и 72 осуществляют деление частоты импульсов генератора

69 с коэффициентом деления, задающим количество разрядов в передаваемом сообщении. Сообщения, которыми о бменивается устройство с управляемым объектом, состоят из групп, количество которых задается коэффициентом деления счетчика 72, а число разрядов в группе — коэффициентом деления счетчика 70. Количество разрядов в группе передаваемого (принимаемого). со— общения соответствует числу разрядов в группе анализируемых сигналбв.

По окончании пересылки каждой группы сигналов с выхода счетчика 70 возбуждается одновибратор 73 и посылает импульсный сигнал в линию пер-. вого синхросигнала шины 14 синхронизации. По окончании пересылки сообщения возбуждается одновибратор 74 и через элемент И 67 блокирует генератор 69, формируя паузу между пересылками сообщений. По концу импульса одновибратора 74 через элемент И

67 снимается блокировка генератора

69, и вновь возбуждается одновибратор 68.

35

Выключение блока 24 синхронизации осуществляется записью логического

"О" и в триггер 63. При этом, если 40 блок 24 синхронизации находится в состоянии "Пауза, то на первом входе элемента И 65 установлен уровень логической " i и сигнал с инверсного выхода триггера 63 через элементы 4б

И 65 и ИЛИ 66 проходит на синхровход триггера 64, переключает его в пассивное состояние, и через элемент

И 67 подтверждается сигнал блокировки генератора 69. Если в момент запи- б0 си логического "О" в триггер 63 блок

24 синхронизации находится в состоянии пересылки сообщения, на D— входе триггера 64 устанавливается уровень логического "0", на втором входе элемента И 65 уровень логической "1" и по окончании пересылки сообщения сигнал с выхода одновибратора 74 проходит через элементы И 65 и ИЛИ бб, переводя триггер 64 в пассивное состояние.

Таким образом, обеспечивается кор, ректное завершение передачи сообщения в управляемые объекты. Состояние блока синхронизации ЭВИ оценивает в цикле "Ввод" через узел 62, читая сигнал с выхода триггера 64.

Отсутствие сбоев в принимаемой с входов 11 и 52 информации проверяется блоками 12 и 51 контроля на чет— ность следующим образом. Каждый бит последовательного кода, поступающий на первый вход элемента И 43, стробируется импульсами третьей линии синхросигнала шины 14 синхронизации, в результате чего на стробирующий вход триггера 44, включенного по схе— ме однотактного делителя на два,проходят только стробы информационных битов с уровнями логической "1".

Окончание приема каждой группы сигналов сопровождается импульсом на первой линии синхросигнала шины 14 синхронизации, подключенной к первому входу элемента И 47. Если к моменту прихода этого импульса на триггер

44 проходит четное количество стробов, триггер 44 находится в исходном состоянии, разрешая прохождение импульса с выхода элемента И 47 через элемент И 46 на выход блока 12. Этот же импульс с выхода элемента И 47, поступая на синхровход триггера 45, подтверждает его исходное состояние.

Если к моменту прихода импульса по первой линии синхросигнала шины 14 синхронизации на триггер 44 проходит нечетное количество стробов, то íà D-входе триггера 45 устанавливается сигнал "Лог.1", а на первом входе элемента И 46 сигнал "лог.0". Импульс с выхода элемента И 47 переключит триггер 45 в единичное состояние, после чего прохождение очередных импульсов через элемент И 47, а следовательно, и через элемент И 46, блокируется.Возврат блока в исходное состояние происходит перед началом очередной посылки импульсов с второй линии синхросигнала шины 14 синхронизации, поступающих на входы сброса триггеров 44 и 45.

Пересылка информации блоков 23 ввода-вывода осуществляется следующим образом. Перед началом каждой пересылки передним фронтом сигнала во второй линии шины 14 синхронизации

140! 469 8

55 устанавливается в нулевое состояние счетчик 8, в результате чего на выходах 9 устанавливается код нулевого адреса, подготавливающий работу с нулевыми ячейками узлов 57 и 58 ria-мяти. Задним фронтом этого импульса через элемент ИЛИ 55 и элемент 56 за. держки ocymeствляется запись содержимого нулевой ячейки 58 памяти в регистр 54.

Пересылка осуществляется импульсами, поступающими по третьей линии синхросигнала шины 14 синхронизации, при этом передним фронтом каждого импульса осуществляется сдвиг информации в приемном регистре 50, а задним фронтом через элемент HE 53 сдвиг в передающем регистре 54. Таким образом, при аналогичной органи— зации регистров приема и передачи в управляемом объекте обеспечивается корректная пересылка информации (сначала принимается ранее подготовленный бит, а затем на передатчике выставляется новый бит .информации.

Завершение пересылки каждой группы, как указаной при описании функционирования блока 24 синхронизации, сопровождается одиночным импульсом на первой линии синхросигнала шины 14 с инхрон из ации.

Передним фронтом этого импульса осуществляется перепись информации из регистра 50 в ячейку узла 57 памяти, адрес которой определяется состоянием счетчика 8. Задним фрон— том осуществляется увеличение содержимого счетчика 8 на единицу, подготавливая узлы 57 и 58 памяти для работы с очередными группами пересылаемых сигналов. Задний фронт этого сигнала, проходя через первый вход элемента ИЛИ 55 и элемент 56 задержки, производит запись очередной группы в регистр 54.

Для анализа информации о состоянии управляемого объекта, зафиксированного в узле 57 памяти, и модификации (или подтверждения) управляющей информации в узле 58 памяти 3ВМ периодически выключает блок 24 синхронизации и после получения информации о переходе блока 24 в состояние "паузы" производит засылку информации в ячейки узла 58 памяти (процесс записи описан при описании функционирования блока 1) . Код каждой группы дополняется битом четности, формируемым в сумматоре 60 по моду. по два. Затем ЭВМ осуществляет ввод информации из ячеек узла 57 памяти (процесс ввода описан в с писан пи функционирования блока 1) . При каждом вводе синхросигнал с второго выхода дешифратора 6 переводит выхо— ды регистра 59 из высокоимпедансного состояния в активное.

Через регистр 50 в устройство поступает информация о параметрах управляемого объекта и изменениях со— стояния, не требующих немедленного отклика, и обрабатываемая ЭВМ по принципу периодического опроса. Изменения в состоянии управляемого объекта, требующие немедленной реакции, реализующей функционирование в реальном масштабе времени, поступают через регистр 13 и обрабатываются анализатором 15 сигналов с выработкой сигналов требования прерывания через формирователь 18 сигналов пре— рывания.

Когда в процессе работы возникает необходимость контролировать состояние определенного разряда в принимаемом сообщении, ЭВМ записывает в узел

28 оперативной памяти по адресу, соответствующему номеру группы, содер— жащей контролируемый разряд, код настройки анализатора 15 сигналов.

Код настройки содержит код номера контролируемого разряда в группе (разряды (1 — Q3 узла 28 памяти),выделенный бит для настройки на ожидаемый уровень сигнала (разряд Q4) и выделенный бит с уровнем логической "1" (разряд Q6) для разрешения прохождения сигналов через элемент

И 27.

Если в процессе управления потребуется, не дожидаясь поступления сигнала от выбранного разряда, отключить контроль его состояния, ЭВМ записывает в узел 28 оперативной памяти по тому же адресу код нуля, переводя в пассивное состояние контроль соответствующей группы сигналов.

Аналогично независимо друг от друга может быть активизирован или переведен в пассивное состояние контроль остальных групп сигналов, принимаемых регистром 13 в предлагаемом устройстве или в таких же устройствах, подключенных к каналу

2 и шине 14 синхронизации и отлича1401469

l0 ющихся друг от друга конфигурацией перемычек в дешифраторе 30 и в наборном поле 48.

В процессе приема регистром 13 группы сигналов код номера этой группы устанавливается на выходе счетчика 8 и, проходя через мультиплексор 7 на адресные входы узла 28 оперативной памяти, выставляет на его выходах код контроля принимаемой группы сигналов. В момент окончания пересылки группы сигнал контролируемого разряда с выхода регистра

13 передается на выход мультиплексора 25. Если в процессе пересылки группы блоком 12 не фиксируется сбой по четности, импульс с первой линии синхросигнала шины 14 синхронизации проходит через элемент И 46 на выход блока 12 и через элемент И 17 поступает на третий вход элемента

И 27. Если при этом уровень контро- лируемого разряда на выходе мультиплексора 25 не совпадает с ожидаемым уровнем, на выходе Q4 узла 28 памяти, на выходе элемента ИСК1ПОЧАЮЩЕЕ ИЛИ 26 устанавливается уровень логического "О 1, и импульс через элемент И 27 на выход анализатора сигналов 15 не проходит.

Задним фронтом импульса с первой линии синхросигнала шины 14 синхронизации содержимое счетчика 8 увеличивается на единицу, и устройство будет готово к приему и анализу очередкой группы сигналов.

Если в момент контроля очередной группы сигналов уровень контролируемого разряда на выходе мультиплексора 25 совпадает с ожидаемым уровнем на выходе Q4 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26, импульс с выхода элемента И 17 проходит через элемент И 27 на выход анализатора 15 сигналов и переключает в единичное состояние триггер 36 в формирователе 18 сигнала прерываний.

Сигнал с выхода триггера 36 подготавливает к переключению триггер

37 и выставляет по линии 20 в канал

2 сигнал требования прерывания. Одновременно этот сигнал поступает на синхровход буферного регистра 21 и фиксирует в нем код номера группы, вызвавшей прерывание. Этот же сигнал, поступая в узел 16 блокировки, установит уровень логического "О" на выходе элемента И 40 и переключит в нулевое состояние триггер 41, в результате чего на выходе одновибратора 42 сформируется импульс,,который перепишет "О" с выхода элемента И 40 в шестой разряд узла памяти 28 по адресу, соответствующему номеру группы, вызвавшей прерывание, переводя контроль этой группы в пассивное состояние. Кроме того, сигнал с выхода триггера 41 запретит прохождение импульсов с выхода блока контроля на четность 12 через элемент И 17, обеспечивая тем самым корректное завершение,, обработки прерывания ЭВМ.

Переключение триггера 37 происхо— дит при поступлении на синхровход формирователя 18 сигнала прерывания

2р по линии третьегб синхровхода блока

1 очередного синхронизирующего импульса канала 2, после чего формирователь 18 сигнала прерывания переходит в состояние ожидания сигна25 ла предоставления прерывания по линии

19, которым должна ответить ЭВМ в ответ на сигнал в линии 20 требования прерывания. Если прохождение сигнала по линии 19 не заблокирова30 но устройствами, имеющими более выI сокий приоритет, то дальнейшее прохождение сигнала по линии 19 предоставления прерывания через элемент И

39 блокируется сигналом "Лог.0" на

З5 первом входе элемента И 39 ° Поступление сигнала предоставления прерывания вызывает появление сигнала на выходе элемента И 38. Этим сигналом устанавливается в нулевое состояние

4р триггер 36, в результате чего подготавливается к установке в нулевое состояние триггер 37 и снимается сигнал с линии 20 требования прерывания.

Кроме того, сигнал с выхода элемен4> та И 38 переводит выходы шинного формирователя 49 из состояния высокого импеданса в активное, а также, пройдя через элемент ИЛИ 35, поступает в канал 2, информируя ЭВМ о выдаче кода из устройства в канал В. В результате этого в канал поступит код. вектора прерывания, установленный перемычками наборного поля 48, и используется ЭВМ для программной реализации обслуживания прерывания.

После этого с линии 19 предоставления прерывания снимается сигнал, что приводит к снятию сигнала с выхода элемента И 38 и переводу выходов

11 14 шинного формирователя 49 в состояние нысакага импеданса. При поступлении на линии третьего синхравхода блока 1 очередного синхранизирующего импульса происходит установка триггера 37 в нулевое состояние,и формирователь 18 сигнала прерывания возвращается в исходное состояние.

Для выхода в нужную подпрограмму

ЭВМ осуществляет дополнительное обращение к регистру 21. Сигнал, формирующийся на третьем выходе дешифратора 6, активизирует выходы регистра 21, а также устанавливает в единичное состояние триггер 41 в узле 16 блокировки. На первом входе элемента И 17 устанавливается сигнал, разрешающий прохождение через элемент И 17 сигналов с выхода блока 12 контроля на четнасть на вход разрешения анализатора 15 сиг— налов.

Формула изобретения

1. Устройство для сопряжения ЭВМ с объектами управления, содержащее блок связи с каналом ЭВМ, регистр, дешифратор, буферный регистр памяти, блок контроля на четность, сдвиговый регистр, анализатор сигналов, формирователь сигналов прерывания, причем группа информационных входов-вы— ходов блока связи с каналом ЭВМ об— . разует группу входов-выходов устройства для подключения к группе информационных и адресных входов-выходов ЭВМ, первый синхровход блока связи с каналом ЭВМ соединен с синхровходом регистра и является вхо— дом устройства для подключения к первому синхровыходу ЭВМ второй синхровход блока связи с каналами

ЭВМ является входом устройства для подключения к второму синхровыходу

ЭВМ, третий синхровход блока связи с каналом ЭВМ соединен с синхровходом формирователя сигнала прерывания и является входом устройства для подключения к третьему синхровыходу

ЭВМ, первый синхровыхад блока связи с каналом ЭВМ является выходом устройства для подключения к синхровходу ЭВМ, выход требования прерывания формирователя сигнала прерывания является выходом устройства для подключения к входу требования прерывания ЭВМ, выход предоставления пре01469 12 рывания формирователя сигнала прерывания является выходе и устройства для подключен ия к входу предо ставления прерывания ЭВМ, разрешающий вход

5 формирователя сигнала прерывания является входом устройства для иад— ключения к выходу предоставления прерывания ЭВМ, информационный вход сдв игаво га ре гист ра соединен с информационным входом блока контроля на четность и является входом устройства для подключения к первому информационному выходу объекта уп-, равления, при этом информационный вход дешифратара соединен с информационным выходом регистра, группа информационных входов которого сов единена с первой группой информационных выходов блока связи с каналом

ЭВМ, вторая группа информационных выходов которого соединена с первой группой информационных входов анализатора сигнала, вторая группа ин25 формационных входов которого соединена с группой информационных выхо-. дов сдвигового регистра, выход анализатора сигналов соединен с входом запуска формирователя сигналов прерывания,о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, ано содержит узел блокировки, мультиплексор, блок вводавывода, регистр вектора прерывания, счетчик, блок синхронизации, два элемента И, причем информационные

I вход и выход блока ввода-вывода является соответственно входом и выходом устройства для подключения

40 к второму информационному выходу и K информационному входу объектов управления, при этом группа информационных выходов регистра вектора прерывания и группа входов режима

4 и выходов состояния блока синхронизации соединены с группой информационных входов-выходов блока связи с каналом ЭВМ, первый, второй, третий синхровход и тактовый выход блока синхронизации являются соответственно входами и выходами устройства для подключения к первому, второму, третьему синхровыходам и первому синхровходу ЭВМ, второй.и третий синхровыходы блока связи с

55 каналом ЭВМ соединены соответственно с первым и вторым стробирующими входами дешифратора, первый и второй выходы которого соединены соот1401469 14

55 ветстненно со входами записи и чте— ния блока ввода-вывода, группа информационных выходов которого соединена r. группой информационных выходов буферного регистра памяти и с группой информационных входов блока связи с каналом 3ВМ вход запуска которого соединен с входом чтения регистра вектора прерывания и с выходом запуска формирователя сигнала прерывания, выход требования прерывания которого соединен с входом разрешения узла блокировки и с входом записи буферного регистра памяти, вход чтения которого соединен с установочным входом уз ла блок ировки и с третьим выходом дешифратора, четвертый выход которого соединен с тактовым выходом узла блокировки и с входом записи анализатора сигналов, информационный вход которого соединен с информационным выходом узла блокировки, информационный вход которого соединен со старшим разря.дом второй группы информационных выходов блока связи с каналом ЭВИ, четвертый синхровыход которого соединен с первым входом первого элемента И, второй вход которого соединен с синхровходом регистра, группа информационных выходов которого соединена с первой группой информационных входов мультиплексора, группа информационных выходов которого соединена с группой информационных входов буферного регистра памяти, с группой адресных входов ана— лизатора сигналов и с группой адрес— ных входов блока ввода-вывода, группа информационных входов которого . соединена с второй группой информационных выходов блока связи с каналом 3ВМ, выход первого элемента И соединен с управляющим входом мультиплексора, вторая группа информационных входов которого соединена с группой выходов счетчика, счетный вход которого соединен с первыми синхровходами блока контроля на четность и блока ввода-вывода и с первым синхровыходом блока синхронизации, второй синхровыход которого соединен с вторым синхровходом блока ввода-вывода, с установочным входом счетчика и с установочным входом блока контроля на четность, второй син— хровход которого соединен с тактовым входом сдвигового регистра, с тре5

?О

TbHM rHHхровходом блока HI3ojlc1 ÂÍÂoäé и с третьим сннхровыходом блока синхронизации, разрешающий вход анализатора сигналов соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с разрешающим выходом узла блокировки и с выходом блока контроля на четность.

2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что, узел блокиров— ки содержит элемент И, триггер, одновибратор, причем инверсный вход элемента И соединен с синхровходом триггера и является разрешающим входом узла, прямой вход элемента И и единичный вход триггера являются со-. ответственно информационным и установочным входами узла, выход триггера соединен с входом запуска одновибратора и является разрешающим выходом узла, выходы элемента И и одновибратора являются соответственно информационным и тактовым выходами узла, при этом информационный вход триггера подключен к шине нулевого потенциала устройства.

3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок вводавывода содержит два узла памяти,два сдвиговых регистра, регистр, сумма— тор по модулю два, узел контроля на четность, элемент ИЛИ, элемент НЕ, элемент задержки, причем группа информационных входов первого узла памяти соединена с группой информационных входов сумматора по модулю два и образует группу информационных входов блока, группа адресных входов первого узла памяти соединена с группои адресных входов второго узла памяти и образует группу адресных входов блока, вход записи первого узла памяти и синхровход регистра являются соответственно входами записи и чтения блока, информационный вход первого сдвигового регистра соединен с информационным входом узла контроля на четность и является информационным входом узла, выход второго . сдвигового регистра и группа выходов регистра являются соответственно информационным выходом и группой информационных выходов блок а, первый синхровход узла контроля на четность соединен с первым входом элемента

ИЛИ и является первым синхровходом блока, установочный вход узла конт19 14б9 роля на четность соединен с. вторым входом элементa IIIIH и является вторым синхровхолом блока, второй синхровход узла контроля на четность соединен с входом элемента НЕ, с синхровходом первого сдвигового регистра и является третьим синхровходом блока, при этом в блоке вво— да-вывода выход сумматора по модулю два соединен с информационным входом первого узла памяти, группа информационных выходов которого соединена с группой информационных входов второго сдвигового регистра, первый и второй синхровходы которого соединены соответственно с выходами элемента НЕ и элемента задержки, вход элемента задержки со единен с выходом элемента ИЛИ,группа выходов первого сдвигового регистра и выход узла контроля на четность соединены соответственно с группой информационных входов и входом записи второго узла памяти, группа информационных выхо— дов которого соединена с группой ин— формационных входов регистра.

16

4. Устройство по и. 1, о т л и-ч а ю щ е е с я тем,что блок контроля на четность содержит два триггера и

5 три элемента И при этом первый и втоФ рой входы первого элемента И и первый вход второго элемента И являются соответственно информационным входом, вторым и первым синхравходами блока, нулевой вход первого триггера соединен с нулевым входом второго триггера и-является установочным входом блока, выход третьего элемента И является выходом блока, при этом в блоке контроля на четность нулевой выход второго триггера соединен с вторым входом второго элемента И, выход которого соединен с первым входом третьего элемента И и с синхровходом второ— го триггера, информационный вход которого соединен с единичным выходом первого триггера, нулевой выход которого соединен с вторым входом

yr третьего элемента И и с информационным входом первого триггера, синхровход которого соединен с выходом первого элемента И.

1401469

14(.,1/Ф60

14014б9

1401469

Составитель С,Пестмал

Редактор А.Козориз Техред М.Ходанич Корректор А.Обручар

Заказ 2786/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР

1 по делам изобретений и открытий

113035, Москва, Ж-35,, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4