Интерполятор

Интерполятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, а именно к устройствам для формирования векторов, и может быть использовано, например, для построения на экране ЭЛТ векторов произвольных наклонов и величин. Цель изобретения - упрощение интерполятора и повышение точности его работы. С этой целью в интерполятор, содержащий счетчики 1, 2, регистры 3, 4, вычитатели 5, 6, элемент 7 задержки , счетчик 8 длины вектора, регистр-коммутатор 9, схему 10 сравнения , накапливающий сумматор 12 и блок 13 управленияJ введен вычитателькоммутатор 11, 1 з.п. ф-лы, 1 ил

СОЮЗ СОВЕтСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИХ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4159656/24-24 (22) 10. 12.86 (46) 07.06.88. Бюл, И- 21 (71) Институт проблем моделирования в энергетике АН УССР (72) Г.И.Грездов, Ю.О.Шимановский и В.А.Ярославкин (53) 68 1. 14:681 325(088.8) (56) Авторское свидетельство СССР

N - 1196895, кл. G 06 F 15/353, 1984.

Авторское свидетельство СССР

И 1309039, кл. G 06 F 15/353, 1986. (54) ИНТЕРПОЛЯТОР (57) Изобретение относится к вычисÄÄSUÄÄ 140148! А 1 (51)4 G 06 F 15/353 О 09 G 1/08 лительной технике, а именно к устройствам для формирования векторов, и может быть использовано, например, для построения на экране ЭЛТ векторов произвольных наклонов и величин.

Цель изобретения — упрощение интерполятора и повышение точности его работы. С этой целью в интерполятор, содержащий счетчики 1, 2, регистры

3, 4, вычитатели 5, 6, элемент 7 задержки, счетчик 8 длины вектора, регистр-коммутатор 9, схему 10 сравнения, накапливающий сумматор 12 и блок 13 управления,. введен вычитателькоммутатор 11. 1 э.п. ф-лы, 1 ил.

1401481

Изобретение относится к вычислительной технике, а именно к устройствам для формирования векторов, и может быть использовано, например, для построения на экране ЭЛТ векторов произвольных наклонов и величин.

Цель изобретения — упрощение интерполятора и повышение точности его работы.

1О

На чертеже показана функциональная схема интерполятора.

Интерполятор содержит счетчики t и 2, регистры 3 и 4 и вычитатели 5 и 6, элемент 7, счетчик 8 длины вектора, регистр-коммутатор 9, схему 10 сравнения, вычитатель-коммутатор 11, накапливающий сумматор 12 и блок 13 управления.

Интерполятор работает следующи образом.

По переднему фронту сигнала записи происходит запись в счетчики 1 и 2 координат хо и у предыдущего узла интерполирования, хранившихся соответственно в регистрах 3, 4, в которые по заднему фронту этого же сигнала заносятся координаты текущего узла интерполирования х1 и у1.

С выходов счетчика 1 и регистра

3 коды координат узлов интерполирования поступают на входы вычитателя 5 по координате х1, а с выходов счетчика 2 и регистра 4 — на входы вычитателя 6 по координате у. По переднему фронту сигнала с выхода элемента 7 задержки на синхровход регистра-коммутатора 9 в последний записываются приращения d x и у с выходов вычитателей 5 и 6. Из регистра-ком40 мутатора 9 меньшее приращение пос-. тупает в накапливающий сумматор 12, а большее приращение по заднему фронту сигнала с выхода элемента 7 задержки заносится в счетчик 8 длины

45 вектора. При этом вычитатель-коммутатор 11 коммутирует большее приращение на первый выход .со сдвигом вправо на один разряд (деление на 2), на вход накапливающего сумматора 12, которое фиксируется в накапливающем сумматоре 12 по заднему фронту сигнала с выхода элемента задержки. После этого интерполятор готов к работе. По каждому синхроимпульсу Т с выхода блока 13 постоянной памяти 55 поступают коды управления (счетные импульсы на соответствующие выходы) счетчиков 1 и 2. Если приращения по координатам равны, то счетные импульсы поступают на оба счетчика. Если знак приращения положителен, то на счетчик соответствующей координаты подается "+1", в противном случае -1 . Если приращения не равны, то в счетчик координаты с большим приращением счетные импульсы вырабатываются по каждому синхроимпульсу Т, а в счетчик координаты с меньшим приращением только тогда, когда появляется сигнал с выхода переноса вычислителя-коммутатора 11. Формирование переносов происходит следующим образом. С приходом синхроимпульса Т накапливающий сумматор 12 увеличивает свое содержимое на величину меньшего приращения. Содержимое накапливающего сумматора 12 поступает в вычитатель-коммутатор 11,который вычитает из него величину большего приращения. Как только содержимое накапливающего сумматора 12 станет равным либо превысит величину приращения, на выходе переноса вычитателякоммутатора 11 появится сигнал переноса, а на информационном выходе появляется остаток d1 от операции вычитания с,= (с,+ Nm) — И, где с „ — число, равное либо M/2 в начале интерполирования, либо остатку от выполнения операции вычитания во время появления предыдущего переноса;

m,M — значения меньшего и большего приращений;

N — число синхроимпульсов Т, поступивших в интерполятор от начала интерполирования до появления первого переноса из вычитателя-коммутатора 11, либо число тактовых импульсов, поступивших в интерполятор в течение промежутка времени от предыдущего переноса до последующего.

Остаток d от операции вычитания записывается в накапливающий сумматор t2 rro синхроимпульсу Т при наличии сигнала переноса из вычитателя-коммутатора 11. Описанный процесс продолжается до тех пор, пока число тактовых импульсов, поступивших на первый вход счетчика 8 длины вектора, 1401481

Карта программирования блока 13 управления при выполнении его в виде блока постоянной памяти:

1. Интерполятор, содержащий два счетчика, два регистра, два вычитателя, элемент задержки, счетчик длины 20 вектора, регистр-коммутатор, схему сравнения, накапливающий сумматор и блок управления, первый, второй, третий, четвертый выходы которого соединены с входами вычитания и суммирования первого и второго счетчиков соответственно, выходы которых соединены с входами вычитаемого первого и второго вычитателей и являются первым и вторым информационными выхо- ЗО дами интерполятора соответственно, первый и второй информациойные входы которого соединены с информационными входами первого и второго регистров соответственно, выходы которых соеди- З5 иены с входами установки начального значения первого и второго счетчиков и входами уменьшаемого первого и второго вычитателей соответственно, выходы модуля разности первого и второ- 40 го вычитателей соединены с первым и вторым информационным входами соответственно регистра-коммутатора и схемы сравнения, выход которой соединен с управляющим входом регистра- 45

55

ВНИИПИ Заказ 2786/48 Тираж 704 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 не станет равным величине большего приращения. После этого на выходе счетчика 8 длины вектора появляется сигнал окончания интерполирования.

Как указывалось ранее, перед началом интерполирования в накапливающий сумматор 12 записывается величина половины большего приращения М/2, О 1 2 3 4 5 6

00 05 06 - 09 OA 05 06 09

10 ОД ОЕ ОД OE 07 07 OB

Формула из обре тения коммутатора и первым входом задания условий блока управления, вход выборки которого соединен с синхровходом накапливающего сумматора и является синхровходом интерполятора, вход записи которогб. соединен с входами записи первого и второго регистров, первого и второго счетчиков, и входом элемента задержки, выход которого соединен с входом записи речто необходимо для уменьшения погрешности интерполяции. При этом погрешность интерполяции не превышает половины шага дискретизации.

8 9 А В С Д Е Г

OA 05 06 09 ОА 05 06 09 OA

OB 05 06 09 ОА 05 06 09 OA гистра коммутатора, выход значения большего приращения которого соединен с входом установки начального значения счетчика длины вектора, выхода заема которого является выходом окончания интерполяции, о т л и— ч а ю m, и и с я тем, что, с целью упрощения интерполятора и повышения точности его работы, в него введен вычитатель-коммутатор, информациоНный выход которого соединен с входом первого слагаемого накапливающего сумматора, выход которого соединен с. первым информационным входом вычитателя-коммутатора, выход переноса которого соединен с вторым входом задания условий блока управления и входом переноса накапливающего сумматора, вход второго слагаемого которого соединен с выходом значения меньшего приращения регистра-коммутатора, выход значения большего приращения которого соединен с вторым информационным входом вычитателя-коммутатора, управляющий вход которого соединен с выходом элемента задержки, входами сигнала записи накапливающего сумматора и счетчика длины вектора, вычитающий вход которого соединен с синхровходом интерполятора, знаковые выходы первого и второго вычитателей соединены с третьим и четвертым входами задания условий соответственно блока управления.

2. Интерполятор по п. 1, о т л ич а ю шийся тем, что блок управления выполнен в виде блока постоянной памяти.