Микроэвм с запоминающим устройством динамического типа

Микроэвм с запоминающим устройством динамического типа

Реферат

 

МикроЭВМ с запоминающим устройством динамического типа, содержащая процессор, устройство сопряжения, устройство управления синхронизацией и оперативное запоминающее устройство, причем устройство управления синхронизацией содержит JK-триггер, два мультиплексора и три элемента И-НЕ, выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, стробирующий вход первого и с первого по третий разряды первого информационного входа второго мультиплексоров подключены к шине нулевого потенциала микроЭВМ, вход установки в "0", синхровход и K-вход JK-триггера соединены соответственно с выходом установки ответа ошибки, выходом внутренней фазы и выходом счетного режима устройства сопряжения, первый вход третьего, первый и второй входы первого элементов И-НЕ соединены соответственно с выходом синхронизации обмена, выходом ответа и выходом установки устройства сопряжения, выход второго элемента И-НЕ соединен с третьим входом первого элемента И-НЕ и входом синхронизации обмена устройства сопряжения, выход JK-триггера соединен с входом запрета фазы устройства сопряжения, управляющий вход и с первого по третий разряды первого и второго информационных входов первого мультиплексора соединены соответственно с выходом управления адресом и выходом адреса данных устройства сопряжения, с первого по третий разряды выхода первого мультиплексора объединены и подключены к первому адресному входу оперативного запоминающего устройства, четвертый разряд первого информационного входа второго мультиплексора подключен к шине единичного потенциала микроЭВМ, второй информационный вход второго мультиплексора соединен с первым выходом данных процессора, первый и второй разряды выхода второго мультиплексора соединены соответственно с входом чтения данных и входом признака записи байта устройства сопряжения, входы запроса прерывания, захвата магистрали, запрета фазы и отладки фазы устройства сопряжения подключены к группе управляющих входов микроЭВМ, выходы записи данных, сигнала предоставления прерываний, регенерации, чтения данных, выборки, выход признака записи байта, выходы сигнала разрешения захвата магистрали, аварии источника питания, подтверждения запроса, аварии сетевого питания, останова, прерывания по внешнему событию, установки и выход синхронизации обмена устройства сопряжения подключены к первой группе управляющих выходов микроЭВМ, выход адреса памяти устройства сопряжения соединен со вторым адресным входом оперативного запоминающего устройства, вход управления обращением, информационный вход и выход которого соединены соответственно с выходом управления памятью, вторым выходом данных и входом данных устройства сопряжения, выходы микрокоманды первого типа, слова состояния и признака режима процессора соединены соответственно с одноименными входами устройства сопряжения, выходы требования обслуживания, ошибки, обслуживания, аварии сетевого питания, первой фазы, второй фазы, нечетного адреса и установки микрокоманд которого объединены и подключены к первой группе управляющих входов процессора, выход данных которого соединен с входом выходных данных устройства сопряжения, входы логического нуля и логической единицы устройства сопряжения и процессора подключены соответственно к шинам нулевого и единичного потенциалов микроЭВМ, второй выход данных устройства сопряжения соединен с входом данных процессора, стробирующий и управляющий входы второго мультиплексора соединены соответственно с третьим выходом фазы устройства сопряжения и соответствующим разрядом первого выхода данных памяти процессора, входы-выходы данных, адреса и управляющие входы-выходы устройства сопряжения подключены соответственно к одноименным входам-выходам микроЭВМ, отличающаяся тем, что, с целью повышения быстродействия устройства управления синхронизацией, она дополнительно содержит элемент ИЛИ, элемент НЕ, D-триггер, элемент И, четвертый и пятый элементы И-НЕ, причем вход установки в "I" D-триггера подключен к шине единичного потенциала микроЭВМ, D-вход D-триггера соединен с выходом второго элемента И-НЕ, второй вход которого соединен с выходом микрокоманды второго типа процессора, выход микрокоманды третьего типа которого соединен с первым входом элемента И, второй вход которого соединен с выходом ответа устройства сопряжения, выход элемента И соединен с J-входом JK-триггера, вход установки в "0" D-триггера соединен с выходом третьего элемента И-НЕ, прямой выход D-триггера соединен с первым входом запрета генерации устройства сопряжения, второй вход запрета генерации которого соединен с выходом элемента ИЛИ, первый вход которого соединен с первым выходом синхронизации обмена устройства сопряжения, второй выход синхронизации обмена которого соединен с первым входом четвертого элемента И-НЕ, второй вход которого соединен с инверсным выходом D-триггера и вторым входом элемента ИЛИ, третий вход и выход четвертого элемента И-НЕ соединены соответственно с третьим разрядом выхода второго мультиплексора и входом чтения данных устройства сопряжения, вход предоставления прерывания которого соединен с четвертым разрядом выхода второго мультиплексора и синхровходом D-триггера, четвертый разряд выхода первого мультиплексора соединен через элемент НЕ с первым входом пятого элемента И-НЕ, второй и третий входы которого соединены соответственно с выходом микрокоманды четвертого типа процессора и с выходом ответа ошибки устройства сопряжения, вход чтения данных которого соединен с входом установки в "I" JK-триггера и выходом пятого элемента И-НЕ, четвертые разряды первого и второго информационных входов первого мультиплексора соединены соответственно с выходом ответа и третьим выходом синхронизации обмена устройства сопряжения, второй вход третьего элемента И-НЕ соединен с четвертым выходом синхронизации обмена устройства сопряжения.

Дата прекращения действия патента: 02.07.1995

Номер и год публикации бюллетеня: 32-1999

Код раздела: MM4A

Извещение опубликовано: 20.11.1999