Синтезатор интервалов времени

Синтезатор интервалов времени

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 04 F 10/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ к.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .,:,"

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4077543/24-21 (22) 16.06.86 (46) 30.06.88.. Вюл.У 24 (72) Л.Н.Абазян, С.В.Горельппев, Н.В.Куртинин, А.Ю.Малинкин и С. А.Соломин (53) 621.317.757 (088.8) (56) Авторское свидетельство СССР

В 1034008, кл. G 04 F 10/00, 1982. (54) СИНТЕЗАТОР ИНТЕРВАЛОВ ВРЕИЕНИ (57) Изобретение относится к импульсным радиотехническим устройствам и может быть использовано для формирования импульсных сигналов с заданным временным соотношением. Цель изобре„„SU„„1406558 A1 тения — повышение точности формирования интервала времени, расширение функциональных возможностей устройства за счет обеспечения программируемой длительности выходных импульсов и увеличение точности осциллографического считывания интервалов времени. Формирование интервала времени осуществляется по нониусному методу.

Сигнал опорного генератора 1 преобразуется в две непрерывные импульсные последовательности с периодами, отличакицимися íà 8 t которые поступают на два канала счета. Устройство содержит умножители 2и 4 частоты, блок

6558

15 управления, счетчики 54 и 55 и 56, формирователи 58 и 59 выходных импульсов. В каждый канал счета введены дополнительные многоразрядные счетчики .53 с предварительной установкой и опознаванием заданного состояния, что позволяет изменять . длительность выходных импульсов. Синтезируемый интервал времени отсчиты-, вается от фронта до фронта на одинаковых уровнях выходных импульсов.

Кроме того, в первый канал счета введен дополнительный счетчик 57, обеспечивающий формирование изменяемого по длительности синхронизирующего импульса. Синхронизирующий импульс предшествует первому выходному импульсу таким образом, что его срез соответствует фронту первого выходного импульса. Для исключения систематической погрешности, обусловленной разностью задержек в каналах счета, в синтезатор введены синхронизатор 5, коммутатор 32, детектор 62 совпадения и формирователь 60 выходных импульсов, блок 47 вычисления, блок 52 ввода данных и формирователь 61 сигнала окончания цикла, обеспечивающие проведение автоматической калибровки прибора по нулевому значению интервала времени при каждом пуске прибора.

Преобразование значений синтезируемого интервала и длительностей выходных импульсов, задаваемых через блок 52 ввода данных, в количество импульсов, отсчитываемых счетчиками, осуществляет вычислительное устройство.

6 з.п. ф-лы, 8 ил.

20

Изобретение относится к импульсньм радиотехническим устройствам и предназначено для формирования импульсных сигналов с заданным временным соотношением при проверке и ка-! либровке измерителей интервалов времены, осциллографов, а также для использования в измерительных системах.

Целью изобретения является повышение точности формирования интервала времени при одновременном расширении функциональных возможностей за счет обеспечения программируемой длительности выходных импульсов и увеличения точности осциллографического считывания интервалов времени.

На фиг. 1 представлена функциональная схема синтезатора интервалов времени; на фиг.2 — временные диа:граммы формирования выходных сигналов синтезатора, на фиг.3 - функциональная схема синтезатора; на фиг.4— функциональная схема блока управленияу на фиг.5 - функциональная схема. коммутатора; на фиг.6 - функциональная схема блока вычитания; на фиг.7функциональная схема основного счетчика; на фиг.8 -. функциональная схема формирователя выходных импульсов, формирователя сигнала окончания цикла и детектора совпадений.

Синтезатор интервалов времени (фиг. 1) содержит опорный генератор 1, умножитель 2 частоты, преобразователь

3 частоты, умножитель 4 частоты, синхронизатор 5 с входами 6-9, с ныходами 10-14, блок 15 управления с входами 16-23, с выходами 24-31, коммутатор 32 с входами 33-38, с выходами 39-46, блок 47 вычисления с входами 48-49, с выходами 50, 51, блок

52 ввода данных, счетчик 53 с предварительной установкой и опознаванием заданного. состояния, основные счетчики 54, 55, дополнительные счетчики

15 56, 52, формирователь 58 выходных им- пульсов Ф щ, формирователи 59, 60 вы" ходных импульсов, формирователь 61 сигнала окончания цикла, детектор 62 совпадения.

Выход опорного генератора 1 соединен с входом умножителя 2, первый выход которого соединен с входом 7 синхрониэатора 5, второй выход соединен с входом преобразователя 3 частоты.

Выход преобразователя 3 частоты соединен с входом умножителя 4 частоты, выход которого соединен с входом 6 синхронизатора 5. Выход 10 синхронизатора 5 соединен с тактовыми входа30 ми счетчика 53, основного счетчика

54, дополнительного счетчика 56 и основного счетчика 55, а выход 46— с входом синхронизации дополнительных счетчиков 56, 57, Первый выход основного счетчика 54 соединен с первым управляющим входом формирователя 59 и с вторым управляющим входом формирователя 58, первый управляющий вход которого соединен с выходом счетчика 53. Второй выход основного счетчика 54 соединен с управляющим входом дополнительного счетчика 56, выход которого соединен с вторым управляющим входом формирователя 59. Первый выход основного счетчика 55 соединен с первым управляющим входом формирователя 60. Второй выход основного счетчика 55 соединен с управляющим входом дополнительного счетчика 57, выход которого соединен с вторым управляющим входом формирователя 60.

Первые выходы формирователей 59, 60 соединены с входами формирователя 61, а вторые выходы формирователей 59, 60 соединены с входами детектора 62 совпадения. Выход формирователя 61 соединен с входом блока 15, вход 17 которого соединен с выходом детектора 62. Третий выход формирователя 59, третий выход формирователя 60 и выход формирователя 58 являются соответственно первым, вторым и третьим выходами синтезатора.

Синхронизатор 5 (фиг.3) содержит формирователь 63 импульсов, делитель

64, 65 частоты, элемент ИЛИ-НЕ 66, элемент ИЛИ 67, D òðèããåðû 68-70, элемент И 71, формирователь 72 импульсов, переключатель 73 коэффициента деления, делитель 74 частоты, D-триггеры 75, 76, элемент И 77.

Вход 7 синхронизатора 5 через формирователь 63 соединен с входом делителя 64 частоты и первым входом элемента И 71, выход которого является выходом 1.0 синхронизатора 5.

Второй выход формирователя 63 соединен с тактовым входом D-триггера 70.

Первый выход делителя 64 соединен с входом делителя 65, первый выход.которого соединен с первым входом элемента ИЛИ-НЕ 66, а второй выход соединен с первым входом элемента

ИЛИ 67, выход которого соединен с вторым входом делителя 64. Третий выход делителя 65 соединен с тактовым входом D-триггера 68 и является з 1406558

4 формирователей 58, 59 выходных импульсов. Выход 11 синхронизатора 5 соединен с тактовыми входами основного и дополнительного счетчиков 55, 57 и формирователя 60 выходных им5 пульсов. Выходы 12 — 14 синхронизатора 5 соединены с входами блока 15 управления. Входы 8, 9 синхронизатора 5 соединены с соответствующими входами блока 15 управления. Выход

24 блока 15 управления соединен с входами 24 счетчика 53, основных счетчиков 54, 55 и дополнительных счетчиков 56, 57. Выход 25 блока 15 управления соединен с входами 25 счетчика 53, основных счетчиков 54, 55 и дополнительных счетчиков 56, 57, с входами 25 формирователей 58-61.

Выход 26 блока 15 управления соединен с входами 25 формирователей 5860. Выходы 27-30 блока 15 управления соединены с соответствующими входами коммутатора 32. Блок 52 ввода данных соединен с каналом общего 25 пользования (КОП) для дистанционного управления, а также имеет ручное управление. Выходы 37, 38 коммутатора 32 соединены с соответствующими входами блока 52 ввода данных, выходы 48, 49 которого соединены с соответствующими входами блока 47 вычисления, выходы 50, 51 которого соединены с соответствующими входами блока 52 ввода данных. Вход 21 бло35 ка 15 управления соединен с соответствующим входом коммутатора 32 и выходом блока 52 ввода данных. Входы

22, 23 блока 15 управления соединены с соответствующими выходами блока 4О

52 ввода данных. Входы 18, 19 блока

15 управления соединены с соответствующими выходами коммутатора 32. Выход 31 блока 15 управления соединен с соответствующим входом блока 47 вычисления. Вход 20 блока 15 управления соединен с соответствующим вы- . ходом блока 47 вычисления. Выходы

33-36 блока 47 вычисления соединены с соответствующими входами коммутатора . 32. Выходы 39-43 коммутатора

32 соединены соответственно с информационными входами счетчика 53, основных счетчиков 54, 55 и дополнительных счетчиков 56, 57. Выход 44 коммутатора 32 соединен с входом син55 хронизации счетчика 53 и основного счетчика 54; Выход 45 коммутатора

32 соединен с входом синхронизапии

6558 6

У

ЗО

5 140 выходом 14 синхронизатора 5. Четвертый выход делителя 65 является выходом 13 синхронизатора 5, а пятый выход соединен с вторым входом элемента ИЛИ 67 и является выходом 12 синхронизатора 5.

Вход 9 синхронизатора 5 соединен с первым входом переключателя 73 и с вторым входом элемента ИЛИ-. HE 66, выход которого соединен с третыы входом элемента ИЛИ 67.

Вход 8 синхронизатора 5 соединен с D-входом и входом предустановки

D-триггера 68, прямой выход которого ! соединен с D-входами D-триггеров

69, 75.

Второй выход делителя 64 соединен с тактовым входом D-триггера 69, пря= мой выход которого соединен с D-аха-дом D-триггера 70, инверсный выход которого соединен с вторым входом элемента И 71.

Вход 6 синхронизатора 5 соединен через последовательно соединенные формирователь 72, делитель 74 с тактовым входом D-триггера 75 и вторым входом переключателя 73, выход которого соединен с первым входом делителя 74, второй вход которого соединен также с первым входом элемента

И 77, выход которого является выходом 11 синхронизатора 5.

Второй выход формирователя 72 соединен с тактовым входом D-триггера 76, D-вход которого соединен с прямым выходом D-триггера 75.

Инверсный выход D-триггера 76 соединен с вторым входом элемента И 77.

Блок 15 управления (фиг.4) содержит преобразователь 78 уровня, элемент И 79, 9-триггеры 80, 81, преобразователь 82 уровня, элемент И-НЕ

83, D-триггеры 84, 85, элемент И 86, генератор 87 одиночных импульсов, элементы И-НЕ 88, 89, преобразователи

90 и 91. уровней, элемент И-НЕ 92,элемент И 93, D-триггеры 94, 95, эле-. мент И-НЕ 96, инвертор 97, D-триггер

98, элемент И 99, элемент И-HE 100 . элементы И 101, 102, преобразователь

)03 уровня, элемент И-НЕ 104, преобразователи 105, 106 уровней, элемент И 107, преобразователь 108 уровня.

Вход 17 блока 15 управления через преобразователь 78 уровня соединен с тактовым входом D-триггера 80, инвевсный выход которого соединен с

D-входом, а прямой выход — с тактовьи входом D-триггера 81, прямой выход которого соединен с первым входом элемента И-НЕ 83.

Входы установки D-триггеров 80, 81 соединены с выходом элемента И 79.

D"âõîä D-триггера 81 соединен с общей ииной. Вход 14 блока 15 управления через преобразователь 82 уровня соединен с тактовым входом D-триггера 84, прямой выход которого соединен с тактовым входом D-триггера 85 и через преобразователь 90 уровня с выходом 9 бло «а 15. Прямой выход

D-триггера 85 соединен с D-входом

В-триггера 84. Входы установки Ртриггеров 84, 85 соединены с выходом элемента И-НЕ 83, а инверсные выходы через элемент И 86 соединены с первым входом элемента И-НЕ 104.

Инверсный выход D-триггера 81 соединен с первым входом генератора 87 одиночных импульсов и первым входом элемента И-НЕ 9?, выход которого соединен с D-входом D-триггера 94, прямой выход которого соединен с первым входом элемента И-НЕ 96, выход которого соединен с D-входом D-триггера

98, прямой выход которого соединен с первым входом элемента И 99, выход которого соединен с вторым входом элемента И-НЕ 104 и является выходом

25 блока 15 управления.

Инверсный выход D-триггера 81 является выходом 27 блока 15 управления.

Выход генератора 87 соединен с первыми входами элементов И 93, 102 ! и является выходом 31 блока 15 управления.

Элементы И-НЕ 88, 89 включены по схе:;е RS-триггера, причем R-вход соединен с первым входом элемента И 101 и является входом 20 блока 15, а Sвход соединен с S-входами D-триггеров

94,, 95 и выходом элемента И 93.

Выход элемента И-НЕ 89 через преобразователь 91 уровня соединен выходом 26 блока 15 °

Второй вход элемента И-НЕ 92 является входом 23 блока 15. Входы 21

22 блока 15 соединены соответственно с первым, вторым входами элемента И

79 и вторым, третьим входами элемен-. та И 93. Второй вход элемента И-НЕ 83 соединен с тактовым входом D-триггера 94, с выходом элемента И-НЕ 100 и первым входом элемента И 107, вто7 14065 рой вход которого является входом 18 блока 15, а выход — выходом 24 блока 15.

D-вход D-триггера 95 соединен с

5 общей шиной, тактовый вход — с выходом элемента И 101, а инверсный выход — с вторым входом элемента ИНЕ 96.

Вход 16 блока 15 через преобразователь 103 уровня соединен с четвертым входом элемента И-НЕ 104 и через инвертор 97 с третьим входом элемента И-НЕ 96. Выход элемента И-НЕ 104 через преобразователь 108 уровня сое- 15 динен с выходом 8 блока 15.

Вход 12 блока !5 через преобразователь 105 уровня соединен с тактовым входом D-триггера 98, вторым входом генератора 87 и является выходом

29 блока 15.

Вход 13 блока 15 через преобразователь 106 уровня соединен с первым входом элемента И-НЕ 100, второй вход которого соединен с инверсным выходом 25

D-триггера 98. Выход преобразователя

106 уровня является выходом 30 блока 15.

Вход 19 блока 15 соединен с вторыми входами элементов И 99, 101.

Выход элемента И 102 является выходом 28 блока 15.

Коммутатор 32 (фиг.5) содержит постоянное запоминающее устройство (ПЗУ) 109, ячейки 110-114 преобразования данных, каждая из которых сос35 тоит из последовательно соединенных элемента коммутации и сумматора, десятичные счетчики 115, 116, дешифра" тор 117, RS-триггер 118, элемент И

119, элементы И-НЕ 120-124, D-триг40 геры 125, 126, элемент И 127, инвертор 128, элемент И-НЕ 129, инвертор 130.

Выход первого разряда ПЗУ 109 сое- . динен с первыми входами ячеек 110, 112 преобразования данных. Выход вто-. рого разряда ПЗУ.109 соединен с первыми входами ячеек 1 1 1, 1 1 3, 1 1 4 ° Выходы ячеек 110-114 преобразования . данных являются соответственно информационными выходами 40, 39, 41, 42, 43 коммутатора 32. Вторые входы ячеек 110-114 являются соответственно информационными входами 34, 33, 35, 37, 38 коммутатора 32. Третьи входы ячеек 110-114 являются управляющим входом 27 коммутатора 32.

58

Выходы де сятично го счетчика 115 соединены с соответствующими входами ПЗУ 109 и первыми входами элементов И-НЕ 120, 121 ° Тактовый вход десятичного счетчика 115 соединен с выходом переполнения десятичного счетчика 116, тактовый вход которого соединен с прямым выходом D-триггера l25 инверсный выход которого соединен со своим D-входом, с соответствующим входом ПЗУ 109 и первым входом элемента И 127.

Входы установки десятичных счетчиков 115, 116 соединены с инверсным выходом D-триггера 125, прямой выход которого соединен с входами установки D-триггера 126 и RS-триггера 118.

Выходы десятичного счетчика 116 соединены с соответствующими входами

ПЗУ 109, дешифратор 117, первый выход которого соединен с входом предустановки RS-триггера 118, первый выход которого соединен с первым входом элемента И 119, выход которого соединен с вторыми входами элементов

И-НЕ 120, 121.

Второй выход де шифратора 1 1 7 сое-. динен с вторым установочным входом

RS-триггера 118. Выход последнего разряда дешифратора 117 через инвертор 128 соединен с вторым входом элемента И 127, выход которого соединен с первым входом элемента И-НЕ 129 и через инвертор 130 с тактовым входом D-триггера 125, который является управляющим выходом 19 коммутатора 32.

Вход установки D-триггера 125 является управляющим входом 28 коммутатора 32, управляющий вход 21 ко" торого соединен с входом предустановки D-триггера 125, D-вход которого соединен с общей шиной.

Тактовый вход D-триггера 126 является управляющим входом 29 коммута-: тора 32.

Выход второго разряда десятичного счетчика 115 соединен с третьим входом элемента И 127.

Управляющий вход 30 коммутатора

32 соединен с вторыми входами элемента И 119 и элемента И-НЕ 129, выход которого является выходом 19 коммутатора 32.

Выход элемента И-НЕ 120 соединен с первым входом элемента -HE 122, второй вход которого является входом 36 коммутатора 32, а выход — выходом 44 синхронизации коммутатора 32.

9 14065

Выход элемента И-НЕ 121 соединен с первыми входами элементов И-НЕ 123,, 124, выходы которых являются соответ. ственно выходами 45, 46 синхронизации коммутатора 32. Вторые входы элемента -HE 123, 124 являются соответ. ственно входами синхронизации 36 коммутатора 32.

Блок 47 вычисления (фиг.б) содержит коммутаторы 131-134, регистры

135-138 сдвига, сумматоры 139-142, корректоры. 143-146 кода, сумматоры

147-150, формирователь 151 дополнительного кода, элемент И 152, элемент 153 задержки, счетчик 154, опе ративное запоминающее устройство (ОЗУ) 155, формирователь 156 тактового сигнала, счетчик 157, дешифратор 158, формирователь 159 сдвига 2О

,.делимого, элемент И 160, счетчик 161, переключатель 162, блоки 163, 164 сложения, формирователь 165 импуль.сов сдвига.

Последовательно соединенные комму- 25 таторы 131-134, регистры 135-138,сумматоры 139-142, 147-150 образуют четыре идентичных канала блока 47 вычисления. Выходы регистров 135-138 соединены с первыми выходами соответ- 30 ствующих коммутаторов 132-134. В каждом канале: выходы сумматоров 139142 через корректоры 143"146 хода соединены с вторыми входами суммато ров 147-150, выходы которых соеди-! 35, иены с вторыми входами коммутаторов

131-134. Первый вход коммутатора 131 является входом 48 блока 47 вычисления. В каждом канале выходы корректоров 143-146 соединены с соответст40 вующими вторыми входами сумматоров

140-142.

Выход корректора 146 соединен с первым входом формирователя 151, вто- 4> рой вход которого соединен с вторыми входами регистров 135-138, с первым выходом формирователя 156, с первым входом элемента И 152, второй вход которого соединен с выходом формиро- вателя 151, с третьими входами сумматоров 139-142 и через формирователь

159 с первым входом элемента И 160, второй вход которого соединен с вторым выходом формирователя 156, с первым входом счетчика 157, выход которого соединен с первым входом ОЗУ

155, с входом дешифратора 158 и явля-: ется выходом 51 блока 47 вычисления.

58 10

Выход элемента И 152 соединен с третьими входами коммутаторов 131134, с вторым входом счетчика 157, с первым входом счетчика 161, выход которого является выходом 50 блока

47 вычисления. Второй вход счетчика 161 соединен с выходом элемента И 160.

Выход элемента И 152 через последовательно соединенные элемент 153 задержки, счетчик 154 соединен с вторым входом ОЗУ 155, третий вход которого соединен с выходом элемента И 152, а выход с первым входом блока 164 сложения, второй вход ко--торого соединен с первым входом блока 163 сложения и с выходом переключателя 162, который является выходом 34 блока 47 вычисления.

Входы переключателя 162 соединены с соответствующими выходами сумматоров 147-150.

Второй вход блока 163 сложения является входом 49 блока 47 вычисления.

Выходы блоков 163, 164 сложения являются соответственно выходами 33, 35 блока 47 вычисления.

Первый выход дешифратора 158 соединен с одним из входов переключателя 162, с первым входом формирователя 165, второй вход которого соединен с первым входом счетчика 157, Выход формирователя 165 является выходом 36 блока 47 вычисления.

Второй выход дешифратора 158 является выходом 20 блока 47 вычисления.

Вход формирователя 156 является входом 31 блока 47 вычисления.

Основной счетчик 54 (фиг. 7) содержит три регистра 166-168 сдвига, преобразователь 169 уровня, десятичный счетчик 170, преобразователь 171 уровня, десятичные счетчики 1729 173, преобразователи 174, 175 уровня, элемент ИЛИ 176, D-триггер 177, элемент

И-НЕ 178, преобразователь 179 уровня.

Блок 25 основного счетчика .,54 через преобразователь 174 уровня соединен с первым управляющим входом десятичного счетчика 170, - выход которого через преобразователь.171 уровня соединен с первыми входами десятичного счетчика 172 и .элемента И-НЕ

178, выход которого соединен с D-входом D-триггера 127 и через .преобразователь уровня 179 — с первым выходом основного счетчика 54.

1406558

ll

Вход 24 основного счетчика 54 соединен с вторыми входами десятичных счетчиков,172, 173, выходы разрядов которых соединены с соответствующими входами элемента И-НЕ 178, причем первый вход десятичного счетчика 173 соединен с выходом переноса десятичного счетчика 172.

Вход 24 основного счетчика 54 через преобразователь уровня 175 так же соединен с первым входом элемента ИЛИ 176, второй вход которого является входом 10 основного счетчика

54. Выход элемента ИЛИ 176 соединен с тактовыми входами десятичного счетчика 170 и D-триггера 177, инверсный выход которого соединен с вторым входом управления десятичного счетчика 170. Прямой выход D-триггера

177 является вторым выходом основного счетчика 54.

Вход 40 основного счетчика 54 является входом регистра 168, выходы которого соединены с соответствующими входами десятичного счетчика

173 и регистра 167, выходы которого соединены с соответствующими входами десятичного счетчика 172 и регистра

t66, выходы которого через преобразователь 169 уровня соединены с соответствующими входами десятичного счетчика 170. Тактовые входы регистров 166-168 являются входом 44 основного счетчика 54 °

Счетчик 53, основной счетчик 55 (фиг.1) имеют такую же функциональную схему, как и основной счетчик 54, но основной счетчик 55 одиннадцатиразрядный.

Дополнительные счетчики 56, 57 (фиг.1) имеют такую же функциональную схему, как и основной счетчик 54 (фиг.7), кроме того, они содержат (фиг.7) элементы ИЛИ-НЕ 180, 181, причем вход 10 дополнительного счетчика 56 соединен через элемент ИЛИНЕ 181 с первым входом элемента ИЛИНЕ 180, второй вход которого является первым входом дополнительного счетчика 56, а выход элемента ИЛИ-НЕ.

180 соединен с первым входом элемента ИЛИ 176.

Дополнительные счетчики 56, 57 содержат по девять разрядов.

Формирователь 59 выходных импульсов (фиг.8) содержит JK-триггер 182, D-триггер 183, элемент ИЛИ 184 и элемент ИЛИ-НЕ 185.

ЭО

Инверсный выход D-триггера 183 соединен с первым входом элемента ИЛИ

184, выход которого соединен с С-входом JK-триггера 182. Инверсный выход

JK-триггера 182 соединен с первым входом элемента ИЛИ-НЕ 185, выход которого является первым выходом формирователя 59. Инверсный и прямой выходы JK-триггера 182 являются соответственно вторым и третьим выходами формирователя 59. D-вход D-триггера

183 является вторым входом формирователя 59 и соединен с К-входом ЛКтриггера 182. R-вход JK-триггера 182 соединен с S-входом D -триггера 183 и является входом 24 формирователя 59, С-вход D-триггера 183 и второй вход элемента ИЛИ 184 соединены и являются входом 10 формирователя 59. J-вход

JK-триггера 182, второй вход элемента.ИЛИ-НЕ 185 являются соответственно первым входом и входом .26 формирователя 59. формирователи .58 и 60 (фиг.1) выполнены аналогйчным образом.

Формирователь 61 сигнала оконча" ния цикла (фиг.8) содержит П-триггеры 186 и 187, прямые выходы которых соединены с входами элемента ИЛИ 188, выход которого является выходом формирователя 61. Б-входы D-триггеров

186, 187 объединены и являются входом 25 формирователя 61. С-вход Dтриггера 186 является первым входом формирователя 61, а С-вход D-триггера 1.87 — вторым входом.

Синтезатор интервалов времени работает следующим образом.

Преобразователь 3 частоты предназначен для формирования входного сигнала умножителя 4 частоты и служит для преобразования частоты 100 МГц в частоту 5 МГц = 4,950495..МГц.

Это достигается путем деления входного сигнала (фиг.1) 100 МГц на 101 с дальнейшим умножением на 5.

Синхронизатор 5 предназначен для формирования из непрерывных сигналов двух пачек импульсов, имеющих определенный временной сдвиг и подаваемых на счетчик 53, основные счетчики 54 °

55 и дополнительные счетчики 56, 57 и формирователи 58-60 выходных импульсов.

Переключатель 73 коэффициента деления (фиг.3) выполнен в виде генератора одиночных импульсов.

13 14065

Принцип построения и функции корректора 143-146 кода (фиг.6) следующие.

Для удобства работы оператора с прибором при вводе требуемых значе5 ний параметров используется натуральный двоично-десятичный код, где каждая десятичная цифра представлена с помощью соответствующего двоичного числа в коде 8-4-2-1. Одно четырехразрядное двоичное число позволяет представить десятичные числа от 0 до 15щ . В натуральном двоично-десятичном коде (8-4-2-1) из них используются 10 комбинаций, соответствукицих десятичным числам от 0 до 9, а остальные 6 комбинаций (псдвдотетрады) подвергаются коррекции. Коррекция псевдотетрад осущест- < вляется уменьшением псевдотетрады на число 10<д 1010 и увеличением следующего разряда на 1.

Известно, что операция вычитания заменяется операцией сложения с пре- 25 образованием вычитаемого в дополнительный код, т.е. число 10 < =1010 в дополнительном коде соответствует числу 6 =0110, таким образом, коррекция йсевдотетрад осуществляется . 3p прибавлением к ней числа 6< =0110 .

В блоке 47 вычисления (фиг. 6) корректор 143-146 кода выполняет функцию определения псевдотетрады на выходе сумматоров 139-142 (т.е. числа больше 9 о ), вырабатывает сигнал "1" для увеличения на 1 следующего разряда (вход Ро сумматоров 139-142) и формирования числа 6 д =0110 на втором информационйом входе сумматоров 40

147-150. Схемотехническая реализация .корректора 143-146 кода возможна различными способами, зависящими от применяемых элементов, но в любом случае необходимо определить наличие

45 псевдотетрады.

Блок 52 ввода данных предназначен для ввода значений синтезируемого интервала и длительностей импульсов, для выбора режима работы синтезатора и отображения параметров синтезируемых импульсов на индикаторном табло.

Управление работой синтезатора может осуществляться как с помощью клавиатуры прибора, так и дистанционно, через канал общего пользования (КОП).

Принцип формирования интервала времени заключается в следующем.

58 14

В момент совпадения фаз выходных сигналов умножителей 2 и 4, частоты которых составляют соответственно

f =fоm и f<=f m синхронизатор 5

1с+1 начинает выдавать на счетчик 53 Nc основные счетчики 54 N<, 55 N, дополнительные счетчики 56 И „ 57 N две последовательности импульсов, в которых первые импульсы совпадают по фронту, а последующие расходятся на дt причем

1 1

ДС = — — — = t--t

2 1ь где m — коэффициент умножения, 1с — коэффициент нониусного преобразования.

По окончании заполнения основного счетчика 54 Н„ формируется фронт первого выходного импульса Я,и запускается дополнительный счетчик 56

Ил, окончание работы которого соотЬ1Э ветствует срезу выходного импульса

7„, длительность импульса $, =И,1-t,.

Окончание работы основного счетчика 55 N соответствует фронту второго выходного импульса .1и началу работы дополнительного счетчика 57

Nn«, а окончание его работы - срезу имйульса Ц. Длительность импульса л =И,, °

Окончание работы счетчика 53 N соответствует фронту синхроимпульса а окончание работы основного счетчика 54 Н„- его срезу. Длитель-, ность синхроимпульса

"сх (N 1 1см ) 1

Синтеэируемый интервал времени отсчитывается от фронта импульса Я, до фронта импульса и определяется:

Т=НЛ-N С, °

Значения чисел Nq N Nл, N g 1 СФ вводимых в соответствующие счетчики, определяются следующим образом.

С учетом t,=t -dt преобразуем (1):

Т = (Я, -Я„)с +я gt.

Поскольку Т и t< кратны gt, то

Т ti

Т = — и t = — — целые числа.

dt ДС

Преобразованный интервал Т можно представить:

Т = (N -N„)t +Н,+t <+a, 15

1406558 16 где Q — - целая часть, а — остаток от деления Т íà t .

Таким образом, N<=a, N<=Q>a.

Значения N< и N приведенные выше, определены без учета введения синхроимпульса, и здесь необходимо напомнить три обстоятельства: вопервых, срез синхроимпульса должен совпадать с фронтом "„ (« уровню

O,5 U ); во-вторых, длительность синхроимпульса может быть произвольной, в-третьих, начало работы счетчиков должно соответствовать моменту совпадения фаз сигналов заполнения (t,t ). Как следует из фиг.2а, от момента совпадения фаз до фронта импульса л, имеется интервал N > t .

Если длительность синхроимпульса с = N с„ t, меньше этого интервала, т е. Ncx(N„è Nt.„>О, то он разместится в интервале N „ t „. Если длительность синхроимпульса больше этого интервала, то придется в качестве рабочего выбрать одно из предыдущих (более ранних) совпадений.

В этом случае (фиг.2б) к интервалу

Н 1 С„ прибавится один или несколько интервалов совпадения. Таким образом

tNt+b(k+1)3 t „=N„t„+Nnt,„ где Ъ = 0,1,2,3... (при значении b=O имеем случай фиг.2а), N «„соответствует новому (фиг. сх л

2б), значению „. Для сохранения синте зируемо го ин те рв ала бе з изме н ения . значение необходимо увеличить на b k.

Таким образом

N = a + Ь (k+1);

Ng=Q+a+bk;

N,„= а + Ь (k+1)-Nà „; л . л 31 сх — Nn = — Nn

Н߄— t "< — t

Л 2 1

Значения параметров Т, сх вводятся вручную или через канал общего пользования (КОП) дистанционно в ОЗУ блока 52 ввода данных.

Исключение систематической аппаратной погрешности осуществляется за счет проведения автоматической калибровки прибора. Сущность калибровки заключается в следующем.

В ПЗУ коммутатора 32 хранятся зна.чения всех N соответствующих Т=О, "ц ф0,7 фО, 1,фО. В режиме автокалибровки эти данные вводятся в счетчики и прибор отрабатывает импульсы ь „, л, и 1 . В идеальном случае при нулевом

5 интервале фронты импульсов и л 2 должны совпасть. Однако реально из- за различия параметров элементов, примененных в трактах, различия электрических длин трактов эти импульсы

1О вряд ли совпадут. Подгонка фронтов импульсов 7, и Г2 с помощью подбора длин кабелей неэффективна, т.к. со временем внесет рассогласование старения элементов и температурные из15

Ранее все гда предполагалось, что счетчики начинают заполняться непосредственно после момента совпадения фаз сигналов заполнения. В предлагаемом синтезаторе введенный синхронизатор 5 позволяет начать формирование пачек импульсов заполнения не только в моменты совпадения фаз, но и по любому из k+1 импульсов последова25 тельности t<. Начальный временной сдвиг между первыми импульсами пачек может изменяться в этом случае от О до k at. Временной сдвиг первых импульсов пачек войдет в результирующее значение интервала.

Если после цикла работы с калибровочными данными детектора 62 совпадения не зарегистрируют совпадения фронтов л, и .2, то синхронизатор 5 по

35 сигналу управления делителем с блока

15 управления для следующего цикла работы перенесет начало формирования пачек на следующую пару импульсов t< и t внеся дополнительный временной сдвиг dt. Таким образом, после каждого цикла работы в режиме калибровки выходные импульсы 9 „ и 7 сме-. щаются на g t

В момент совпадения фронтов, и

72 детектор 62 совпадения выдаст сигнал на блок 15 управления, кото рый останавливает продвижение начала пачек с k. на k. импульс и по

1 it 1 входу 27 управления переключает коммутатор 32 из режима калибровки в режим работы. Далее прибор работает. с данными, поступающими из блока 47 вычисления и блока 52 ввода, а формирование пачек начинается с k; импульса, при котором в режиме калиб55 ровки (при Т=О) импульсы л и

1 совпали по фронтам.

В качестве детектора 62 совпадения используется цифровая схема. Погреш50

17 14065 ность ее работы составляет a t. Таким образом, систематическая аппаратная погрешность, составляющая по экспе, риментальным оценкам для ИС ЭСЛ серии 46 нс, в результате автокалиб- .

5 ровки сводится к значению at.

При выбранной структурной схеме прибора частоты сигналов, подаваемых на вход синхронизатора 5, должны наk ходиться в соотношении Е1 = Е., 1 +1

Первый сигнал с частотой f получается простым умножением по частоте сигнала fo ш о 15

Для того чтобы было нужное соотношение частот сигналов f и f, преобразователь 3 частоты должен выполнять операцию деления частоты сигнала Е„ на 1с+1, а полученный в ре- 20 зультате деления сигнал умножителем

4 должен быть увеличен по частоте в

k раз. Если k+ m, для умножителя 4 можно сохранить коэффициент умножения равным m, но в этом случае в 25 преобразователь 3 частоты необходимо ввести дополнительный умножитель с коэффициентом ш, чтобы выполнялось m . m = k. Отсюда m

Необходимо отметить, что на вход умножителя 4 с преобразователя 3 час-! тоты подается сигнал с частотой т.е. в m раз большей, 35 чем частота, подаваемая с выхода блока смещения на вход второго умножителя в прототипе, что обеспечивает лучшие шумовые и спектральные харак- 40 теристики сигнала Е1.

После включения сетевого напряжения и установления напряжений блок

52 ввода данных автоматически формирует сигнал СБР-НУ (вход 22), ус- 45 тавнавливающий в исходное состояние блок 15 управления, который, в свою очередь, вырабатывает сигнал ОУ—

"Общая установка" (выход 28), устанавливающий в исходное состояние коммутатор 32.

С помощью клавиатуры на передней панели вручную или через КОП дистанционно в ОЗУ блока 52 ввода данных s произвольной последовательности заносятся значения рабочих параметров Т, 9,, 0< „ i „è выбирается режим работы ОДНОКР/ПЕРИОДИЧ. Работа прибора начинается по нажатии

58 18 кнопки "Пуск" или с приходом аналогичного сигнала по КОП. Первой операцией, выполняемой прибором по сигналу "Пуск", является калибровка. Блок

52 ввода данных формирует сигнал

"Пуск" (на выходе 21), воздействующий на блок 15 управления и коммутатор 32. Одновременно блок 15 устанавливает на выходе 27 калибровки нулевой уровень, соответствующий режиму калибровки, а на выходе 26 — единичный, блокирующий выходные разъемы во время калибровки.

Коммутатор 32 по четырехпроводным шинам данных 39 N, 40 М, 41 М

42 Мл и 43 Мq выдает на счетчик

Ь1

53, основные счетчики 54, 55 дополнительные счетчики 56, 57 калибровочные данные, хранящиеся в собственном ПЗУ 109 (фиг.5). Запись и сдвиг . данных в приемные регистры счетчика

53, основных счетчиков 54, 55, дополнительных счетчиков 56, 57 происходит по фронту импульсов сдвига (входы 44-46). Запись калибровочных данных происходит в два этапа. Вначале параллельно (одновременно) заносятся данные в счетчик 53 и основной счетчик 54 в сопровождении. импульсов сдвига по входу 44 ° Несмотря на то что счетчик 53 N „ и основной счетчик

54 М трехраэрядные, запись данных длится двенадцать тактов, при этом первые девять тактов записывают нулевые данные, а три последних — истин.-. ные. Несоответствие разрядности счетчиков и количества импульсов сдвига учитывается при программировании ПЗУ

109 (фиг.5). На втором этапе производится запись калибровочных данных в основной счетчик 55 М, дополнительные счетчики 56 N g и 57 М р, 1 ф Э которая длится также двенадцать тактов. Импульсы сдвига (входы 45 и 46), сопровождающие данные, идентичны. Таким образом, за 24 такта (12 по входу

44 и 12 по входам 45, 46) во все счетчики, точнее, в приемные регистры счетчиков записываются калибровочные данные.

После окончания импульсов сдвига по входам 45, 46 коммутатор 32 формирует импульсы по входам 18 и 19, поступающие на блок 15 управления. На этом работа коммутатора 32 в режиме калибровки заканчивается.

Импульсы на входах 18 и 19 проходят через элементы И 99 и 107 в бло19 14 ке 15 управления (фиг.4) без изменений и с выходов 24 и 25 поступают на соответствующие входы всех счетчиков. Импульс с выхода 25 производит установку в исходное состояние управляющих триггеров в схемах счетчика 53, основных и дополнительных счетчиков 54-57 непосредственно в их десятичные счетчики. При переписи данные, находящиеся в сдвиговых регистрах, не разрушаются и пригодны для многократного занесения в десятичные счетчики. После воздействия импульсов с входов 24 и 25 все десятичные счетчики готовы к работе (фиг.б) °

Поскольку опорный генератор 1 работает в непрерывном режиме, после установления питающих напряжений на первом и втором входах синхронизатора 5 постоянно присутствуют сигналы с выхода умножителя 2 с частотой 100 ИГц и с выхода умножителя

4 с частотой 99,0099... ИГц. С выхода делителя 65 частоты с коэффициентом 101, находящегося в синхронизаторе 5 (фиг.3), на блок 15 управления поступают два сигнала 12 и 13 с частотой О. 990099... ИГц, отличающиеся постоянным временным сдвигом. Эти сигналы используются в бло-. ке 15 и коммутаторе 32 для синхронизации их работы, в частности для формирования импульсов сдвига по входам

54, 55 и 56 и импульсов Пк, Ск, По и Со.

Основной задачей синхронизатора 5 является формирование двух пачек импульсов с выхода 10 из сигнала с входа 7