Формирователь многочастотного сигнала

Формирователь многочастотного сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области радиотехники и связи и м.б. использовано в измерительной технике для снятия частотны.х х-к различных устр-в. Цель изобретения - обеспечение независимой регулировки амплитуды каждой спектральной составляющей выходного многочастотного сигнала (МЧС). Формирователь Л1ЧС содержит генератор тактовых импульсов 1. счетчики 2, 3, формировате. 1ь 4 импульсов, б, юк памяти 5, регистры 6, 7, 8 па.мяти, Ц.ЛП 9, 10, цифровую линию задержки И, а.лгебраический сумматор 12, управляемый инвертор 13, сумматоры 14, 15, 16, б, 1ок постоянного заноминания 17, фильтр нижних частот 19. Постав.пенная н.е,1ь достигается введением в стр-во вторО Ч) б, юка постоянного запоминания 18 и перемножителя 20. Закон изменения амп,:п(туд спектральных составляющих от одного времен- HOI4J подканала к другому представлен в виде таблицы цифровых кодов в блоке постоянного запоминания 18. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„Я0„„14067 (5D 4 Н 03 В 19 00 7

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCKOMV СВИДЕТЕЛЬСТВУ (21) 4179561/24-09 (22) 12.01.87 (46) 30.06.88. Бюл. № 24 (72) С. ГI. Карпов и Ю. Б. 1оворецкий (53) 621.373.42 (088.8) (56) Авторское свидетельство СССР

¹ 1133646, кл. Н 03 B 19/00, 28.02.83.

Авторское свидетельство СССР № 1367128, к.ч. Н 03 В 19/00, 06.12.85. (54) ФОРМИРОВАТЕЛЬ МНОГОЧАСTOTНОГО СИГНАЛА (57) Изобретение относится к ооласти радиотехники и связи и м.б. использовано в измерительной технике для снятия частотных х-к различных устр-в. Цель изобретения — обеспечение независимой регулировки амплитуды

h3ждой с(I«êòð3ëüíой составля(oùåé вь(ход ного многочастотного сигнала (МЧС). Формирователь МЧС содержит генератор тактовых импульсов 1, «H«ò÷èhH 2, 3, формирователь 4 импхльсов. блок памяти 5, регистры 6, 7, 8 памяти, ЦАГ1 9, 10, цифровхю линию а(ержки 11, алгебраический сумматор 12, управляемый пllвертoð 13, сумматоры 14, 15, 16, блок постоянного запоминания 17, фильтр нижних частот 19, 11оставленная цель достига«тся введением в 1«тр-âî второго блока постоянного запоминания 18 и перемножителя 20, 3((кон изменения амплитуд спек. тральных составляюгцих от одного вр хl«нного подкаíà13 к дрх гомх представлен в вид« (30 1HЦЬ(ЦнфРОВЫХ ного запоминания 8. 5 H.1. Я

Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике для снятия частотных характеристик различных устройств (например, фильтров, использующихся для реализации преобразования Фурье).

11елью изобретения является обеспечение независимой регулировки амплитуды каждой спектральной составляющей выходного многочастотного сигнала.

На фиг. 1 приведена структурная электрическая схема формирователя многочастотного сигнала; на фиг. 2 — 4 — временные диаграммы, поясняющие работу формирователя многочастотного сигнала; на фиг. 5 спектральные характеристики выходного сигнала.

Формирователь многочастотного сигнала

«Ол«ржит генератор 1 тактовых импульсов, п«рвый и второй счетчики 2 и 3, формироваг«ль 4 нмп>льсов, блок 5 памяти, третий, первый и нгорой регистры 6, 7 и 8 памяти, Hторой и первый цифроаналоговые преобр;(зоват«лн 9 н 10, цифровую линию 11 зад«ржкн, алгебраический сумматор 12, управляемый ннвертор 13, первый, второй и третий сумматорь(14, 15 и 16, первый и второй блоки 17 н 18 постоянного запоминания, 25

<1>(<дыр 1.1 нижних частот и перемножитель 20.

Фс>рмирс>ватель многочастотногo сигнала ра(>от ит следук>щим образом.

С B(l_#_o.(I г«нс ратора 1 тактовых импуль«<>H ll

«и (чиков " и 3 поступают тактовыс нм-!

Ik, ll < l l. В<> нрсми псрвого такта работы форм нр<>в I I «,IH %1(lol oча ToTHQГО сиГнала на вы <>.è псрв< гс> «ч«тчнка 2 формируется нулеH< >ll .1,(р««н ы и код, при этом и рои сх Од(гг

«чнтынанн«инфс>рмацин из блока 5 памяти З5 нз ну.ивой ячейки. На кодовый вход второго

« («гчика 1 по«(у пает код, определявший с Г <> коэффнцн«нт пересчета и, соответственно, колич«с"(во временных подканазов формиров (Гс .Iя многочастотноГО «ИГHd lа. На первый 4р в Од первого сумматора 14 поступает код, Определяющий начальное значение аргумента фуl(Y((HH в нервом временном подканале, а Hd втс>рой вход второго сумматора 15

НО«тупает I o;(, определяющий изменение нач(<льного <начення аргумента оТ одного вре- 45 м IIH<>l o Ilo.(I 1(Hd«(d к другому. Начиная сс второго такта работы формирователя многочтного «нгн

I( регистра 7 при подаче l-l o синхроимпуль са формируется начальное значение аргумента в 1-м временном подканале (фиг. 3a), 1406708 где k — номер временного подканала, импульс переполнения второго счетчика 3 (фиг. 3 б) обнуляет первый регистр 7, Принцип формирования начального значения аргумента синусоидальной функции и сигнала на выходе второго счетчика 3 приведен на временных диаграммах (фиг. 3 б), где и— номер текущей дискреты. На вход алгебраического сумматора 12 поступает код начального значения аргумента синусоидальной функции, который суммируется с кодом, поступающим с выхода цифровой линии ll задержки. Результат суммирования, пройдя без изменения через управляемый инвертор 13, поступает на вход цифровой линии 11 задержки, По окончании очередного периода задержки при неизменном начальном значении в первом временном подканале, поступающем на другой вход алгебраического сумматора 12, производится суммирование начального значения аргумента с его теку (цим значением, считываемым с выхода цифровой линии 11 задержки, и начальное значение аргумента приобретает смысл приращения аргумента функции от периода к периоду. Г!ри этом на выходе первого блока

17 постоянного запоминания формируется линейно-нарастающий код, состоящий из отсчетов, следующих через период задержки.

lIt>H переполнении алгебраического сумматора 12 на его выходе импульса переноса появляется сигнал переполнения, который фиксируется формирователем 4, С выхода формирователя 4 сигнал добавления единицы н младший разряд поступает на второй управляю(ций вход алгебраического сумматора 12. При этом алгебраический сумматор 12 выполняет Операцию А+ В+1, Упр((вляемый инвертор 13 инвертирует полученный результат. Управляю(ций сигнал с выхода формирователя 4 вместе с результатом вычисления записывается в цифровую линию 11 задержки и в следующем периоде меняет код операции алгебраического сумматора 12 с операции суммирования на операцию вычитания, которая выполняется до следующего появления сигнала переполнения.

После этого выполняется операция Л- — В 1, а управляемый инвертор 13 инвертирует полученный результат. В следующем периоде управляющий сигнал меняет код Операции алгебраического сумматора 12 с операции вычитания на операцию суммирования.

Принцип формирования аргумента синусоидальной функции в одном временном подканале показан на фиг. 2 а, б. В остальных временных подканалах в периоде задержки изменение значения аргумента происходит аналогично (фиг. 4, Х вЂ” номер периода задержки) . Сигнал с выхода первого блока 17 постоянного запоминания поступает на вход перемножителя 20 чисел, представленных цифровым кодом. На другой вход перемножителя 20 при подаче i-го синхроимпульса поступает цифровой код с выхода

1406708 второго блока 18 постоянного запоминания, величина которого соответствует амплитуде

Формула изобретения

Форм ировател ь м ногоч астотного сигнала, содержащий последовательно соединенные первый счетчик, блок памяти, первый сумматор, второй сумматор, первый регистр памяти, алгебраический сумматор, управляемый инвертор и цифровую линию задержки, выход которой подключен к другому входу алгебраического сумматора, последователь45

50 спектральной составляющей, сформированной в i-м временном подканале.

Закон изменения амплитуд спектральных составляющих от одного временного подканала к другому представлен в виде цифровых кодов во втором блоке 18 постоянного запоминания. С выхода перемножителя 20 сигнал поступает на вход второго цифроаналогового преобразователя 9 и на другой вход третьего сумматора 16. Рециркуляционный накопитель, состоящий из третьего сумматора 16 и второго регистра 8, производит суммирование отсчетов синусоидальных колебаний, сформированных во всех временных подканалах внутри каждого периода. При этом временные подканалы преобразуются в один канал. Второй регистр 8 осуществляет задержку сигнала на один временной подканал. По окончании операции суммирования отсчетов синусоидальных ко- 20 лебаний во всех временных подканалах в каждом из периодов второй регистр 8 устанавливается в «О» сигналом, поступающим с выхода второго счетчика 3 на вход установки нуля второго регистра 8. По заднему фронту того же сигнала, подаваемого на вход записи третьего регистра 6 (фиг. 3 б), происходит перезапись информации с выхода треьего сумматора 16 в третий регистр 6.

Сигнал с выхода третьего регистра 6 поступает на вход первого цифроаналогового преобразователя 10, а с его выхода через фильтр 19 нижних частот на первый выход формирователя многочастотного сигнала.

Принцип формирования спектра сигналов на первом выходе формирователя многочастотного сигнала для линейного закона распределения амплитуд спектральных составляющих показан на фиг. 5 а,, б.

На втором выходе формирователя многочастотного сигнала присутствует набор синусоидальных колебаний, а на третьем выходе формирователя многочастотного сигнала — 4О коды набора синусоидальных колебаний. но соединенные второй регистр памяти, третий сумматор, третий регистр памяти, первый цифроаналоговый преобразователь и фильтр нижних частот, выход которого является первым выходом формирователя многочастотного сигнала, генератор тактовых импульсов, формирователь импульсов, второй счетчик, первый блок постоянного запоминания и второй цифроаналоговый преобразователь, выход которого является вторым выходом формирователя многочастотного сигнала, при этом счетные входы первого и второго счетчиков объединены с входами синхронизации первого и второго регистров памяти, формирователя импульсов и цифровой линии задержки и соединены с выходом генератора тактовых импульсов. второй и третий выходы блока памяти соединены соответственно с кодовым входом второго счетчика и с вторым входом второго сумматора, второй вход первого сумматора подключен к выходу первого регистра памяти, адресный вход первого блока постоянного запоминания подключен к выходу управляемого инвертора, вход второго регистра памяти подключен к выходу третьего сумматора, вход записи третьего регистра памяти объединены с входами установки нуля первого и второго регистров памяти и подключен к выходу второго счетчика, второй и третий выходы цифровой линии задержки соединены соответственно с входом начальной установки второго счетчика и с первым управляющим входом алгебраического сумматора, выход импульса переноса алгебраического сумматора соединен с информационным входом формирователя импульсов, выход которого подключен к другому входу управляемого инвертора, к второму управляющему входу алгебраического сумматора и к управляющему входу цифровой линии задержки, вход второго цифроаналогового преобразователя объединен с другим входом третьего сумматора, ot.ø÷àííöèèñÿ тем, что, с целью обеспечения независимой регулировки амплитуды каждой спектральной составляющей выходного многочастотного сигнала, введены последовательно соединенные второй блок постоянного запоминания и перемножитель, вход которого соединен с выходом первого блока постоянного запоминания, а выход является третьим выходом формирователя многочастотного сигнала и подключен к входу второго цифроаналогового преобразователя, при эT0м Hхол второго блока постоянного запоминания со«динен с выходом первого счетчика.!

406708

И

16;

14 1

1г

81

61 а г

-2

-4

-6, -8 .. — 10

-Q)

-1Ф i

18

Nr

1г

10 в

z

-г

-Ф

-б

-8 — 1О

-1г — 1Ф

Фиг.2 !

10 а

80; о asia г 6 8 10 г 4 6 8 1О I +1 г и4

1 б

1г З 95678910 1г 14 16 18 го

2 Ф 6 В 10 2 4 6 8 10 (Риг 3

1406708 и

1б

1г — 14 (Pub. 4 — 1б эад/ нин

s(x) эад 2

Фиг. 5 (о от а в и те. > ь >>< .. > > и н > а к и н

Р<..иктор.1.!1овкан Техреду И Верее Корректор B. Б тяга .1акзз 3203 50 Тираж 9>8 Г!оапи«ное

HIllIlI1Ill I o<:ó,0>ð< T»å»»<>ãо к»читета ((.(:P и<> <ег>ач изойр< гений и открь>т><й>

I 13035, Моеква. Ж вЂ” 35 Р<>ти>ек<>н иа6., а 4 5

l lI><»<»><> <>< > и >-и >ли гр<>u<«> <>е прелнринтие. г Ужгороа, 1.> Гlр< елтная, 4