Цифровой согласованный фильтр

Цифровой согласованный фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в цифровых устройствах фильтрации случайных и псевдослучайных последовательностей бинарных сигналов . Устройство содержит регистр 4 сдвига, сумматоры 5 и 6, элемент НЕ-К 9 и 10, реверсивный счетчик 11, компаратор 16, вычитатели 17 и 18, блоки 19 и 20 элементов И и блок 21 элементов ИЛИ. Введение сумматоров 7 и 12, регистра 8 сдвига, реверсивного счетчика 13, элементов НЕ-И 14 и 15 и образование новых функциональных связей расширяет динамический диапазон фильтрации. 1 ил.

СОЮЗ СОВЕТСКИХ

COUHAËÈÑTÈ×ÅCHÈХ

РЕСПУБЛИК (50 4 Н 03 К 3/84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4156162/24-21 (22) 01. 12. 86 (46) 30.06. 88. Бюл. М- 24 (72) Н.А.Большаков, Н.С.Спирова и П. Г.Слуцкий (53) 621. 374/5 (088. 8) (56) Авторское свидетельство СССР

Ф 1304169, кл. Н 03 К 3/84, 1985. (54) ЦИФРОВОЙ СОГЛАСОВАННЫЙ ФИЛЬТР (57) Изобретение может быть использовано в цифровых устройствах фильт„„SU„„1406740 A 1 рации случайных и псевдослучайных последовательностей бинарных сигналов. Устройство содержит регистр 4 сдвига, сумматоры 5 и 6, элемент HE-И

9 и 10, реверсивный счетчик 11, компаратор 16, вычитатели 17 и 18, блоки 19 и 20 элементов И и блок 21 элементов ИЛИ. Введение сумматоров 7 и

12, регистра 8 сдвига, реверсивного. счетчика 13, элементов НЕ-И 14 и 15 и образование новых функциональных связей расширяет динамический диапазон фильтрации. 1 ил.

4ъ

CO

Ж 4

4ъ

С0

1406740

Изобретение относится к импульсной технике н может быть использовано в цифровых устройствах фильтрации случайных и псевдослучайных пос5 ледовательностей бинарных сигналов.

Целью изобретения является расширение динамического диапазона.

На чертеже представлена функциональная схема цифрового согласованного фильтра.

Цифровой согласованный фильтр содержит входы 1,2, вход 3 синхронизации, регистр 4 сдвига, сумматоры

5-7, регистр 8 сдвига, элементы НЕ-И

9 и 1О, реверсивный счетчик 11, сумматор 12, реверсивный счетчик 13, элементы HE-И 14 и 15, компаратор 16, вычитатели 17 и 18, блоки 19 и 20 элементов И, блок 21 элементов ИЛИ, 2р выход 22 устройства.

Сигнальный вход регистра 4 сдвига является входом 1 устройства, вход сдвига является входом 3 синхронизации устройства, Вход первого разряда 25 регистра 4 сдвига соединен с первыми входами элементов НЕ-И 9,10, выход

11 + 1-го разряда соединен с вторыми входами элементов НЕ-И 9, 10. Выходы разрядов регистра 4 сдвига соединены с входами сумматора 5, выходы которого соединены с первой группой входов сумматора 6, выходы которого соединены с первой группой входов компаратора 16, с группой входов суммирования вычитателя 17 и с группой входов вычитания вычислителя 18.

Выходы сумматора 7 соединены с первой группой входов сумматора 12.

Входы сумматора 7 соединены с выхода- 40 ми регистра 8 сдвига, сигнальный вход которого является входом 2 устройства, а вход сдвига соединен с входом 3 синхронизации.

Выход первого разряда регистра 8 45 сдвига соединен с первыми входами элементов НЕ-И 14, 15, выход N+1-ro разряда соединен с вторыми входами элементов НЕ-И 14, 15.

Входы суммирования и вычитания реверсивного счетчика 11 соединены с соответствующими выходами элементов HF. — И 9, 10. Выходы реверсивного счетчика 11 соединены с второй группой входов сумматора 12, выходы кото- 55 рого соединены с второй группой входов компаратора 16, с группой входов вычитания вычитателя 17, с группой входов суммирования вычитателя 18.

Выходы вычитателя 17 соединены с соответствующими входами блока 19 элементов И, вход управления которого соединен с первым выходом компаратора 16.

Выходы вычитателя 18 соединены с соответствующими входами блока 20 элементов И, вход управлени:< которого соединен с вторым входом компаратора

16.

Первая группа входов блока 21 элементов ИЛИ соединена с выходами блока

19 элементов И, а вторая группа входон соединена с выходами блока 20 элементов И. Выходы блока 21 элементов ИЛИ являются выходами 22 устройства.

Выходы регистров 4, 8 сдвига при нумерации разрядов от N-ro первому соответствуют позициям одного из символов последовательности бинарных символов полезного сигнала.

Фильтр работает следующим образом.

По входу 1 в фильтр поступают бинарные сигналы О, 1, которые являются результатом квантования аналогового сигнала по первому порогу х1, а по входу 2 поступают бинарные сигналы

0,1, которые являются результатом квантования по второму порогу х2.

Аналоговый процесс имеет нормальное распределение с нулевым средним для помехи. Пороги х1 и х2 устанавливаются соответственно в точках максимальной крутизны гауссовой кривой распределения шума или в ближайшей области. Если процесс попадает между порогами, то по обеим входам 1 и 2 поступают нулевые сигналы. Если процесс превышает порог х1, то по входу

1 поступает единичный сигнал, а по входу ? — нулевой сигнал. Если процесс находится ниже порога х2, то наоборот, единичный сигнал поступает по входу 2, по входу 1 — нулевой сигнал. Таким образом, знак троичных сигналов определен тем, по какому входу рассматривается входной сигнал.

Бинарные сигналы с входа 1 запоминаются в регистре 4, а сигналы с входа 2 — в регистре 8. Содержимое обеих регистров продвигается импульсами синхронизации с входа 3, поступающими с частотой следования символов в полезном сигнале. В кодах с минимальным уровнем боковых лепестков автокорреляционной функции число символов одного вида равно или близко к

14ГН) i i(i о тобы показать справедливость

2п, — 4m, — (N — М), (2) числу символов другого вид». Всегда можно выбирать символ, число Г(которых в коде меньше числа другогс символа. Для позиций вибрянного символа регистры 4, 8 имеют отводы, сооч5

Ч ветствующие положениям символов н этих регистрах, когда н них накодит- S> = 2n — 4m, — (К вЂ” 2М). (3) ся полезная последовательность символов. Сигналы с отнодон регистра 4 10 После вычитания S „— 8 получается суммируются в сумматоре 5, а сигна- формула (1). Достоинством устройства лы с отводов регистра 8 — в сумма- сжатия троичного сигнала является торе 7. Общее число единичных сиг- центрированность выходного сигнала налов н регистре 4 подсчитывается и в устройстве не требуется элементон с помощью реверсивного счетчика 11, 15 и входных сигналов для операции цента общее число единичных сигналон рирования. Правило (1) ныработки сжарегистра 8 — с помощью реверсивного того сигнала обеспечивает минимум высчетчика 13. Реверсивные счетчики числительных затрат.

11, 13 подключены к первому и послед- Сумматор 6 производит суммирование нему разрядам регистров 4 и 8 соот-,0 кода пт реверсивного счетчика 13 с ветственно через элементы НЕ-И 9, 1О, удвоенным кодом m сумматора 5, а

14 15, которые пропускают в ревер- сумматор 12 — суммирование кода и

1 сивные счетчики 11, 13 только нео- реверсивного счетчика 11 с удвоенным динаковые сигналы, так как при оди- кодом ш сумматора 7. Вычитатели 17, иаковых сигналах на двух входах ре- 25 18 производят вычисления разностей нерсивного счетчика одновременно S, -Бт и S - $, соответственно. Удво— возможен сбой в его счете. Единичный ение кодов при суммировании и нычитасигнал с первого разряда регистра нии производится сдвигом связей на

4 (8) () суммируется в реверсивном счет- один Разряд. Иэ двух значений разносчике11 (13) как сигнал +1, а единич- тей S, -Б и S — 81 только одна из ный сигнал с последнего разряда ре30 них является правильной, так как выгистра 4 (8) суммируется в 11 ренер- читатели пРавильно выполнЯют вычислесивном счетчике (13) как сигнал — 1, ние при условии, что вычитаемое чисПри прохождении сигналов через регис- ло меньше. Компаратор 16 производит тры 4 и 8 в реверсивные счетчики 11 определение, какое иэ значений S, и 13 формируются текущие суммы п1 и 35 или S q больше. Если S „ . S „, то на п . Если в регистре находится полез- выход 22 передается величина S -S, ная последовательность, то в ревер- а если S < Ъ S,, то передается величисивном счетчике 11 сумма принимает значение и, =М, а если в регистре 4 ется модуль сжатого сигнала. В качеснаходится помеха, то сумма и, явля- тве знака, если такой необходим, моется случайной и распределена и ин- жет быть использован сигнал компаратервале 0 — N. Для полезной последо- тора 16. Передача кодов вычитателей вательности сумма ш „в сумматоре 5 17, 18 происходит через блоки 19, 20 имеет значение М, а для помехи рас- элементов И, которые открываются сигпределена в интервале Π— M. Соот- налом компаратора 16. При S S

pH ° (комветственно, для полезной последова- паратор 16 открывает блок 19 и закрытельности в регистре 8 сумма n в вает блок 20. реверсивном счетчике 13 имеет значение М, суммаш в сумматоре 7 также формула и з об р е те н и я имеет значение M. Для помехи и рас- 0 т пределена в интервале Π— N, а ш—

Π— М. Ф

Цифровой согласованный фильтр в интервале — М. Формирование сжа- содержащий первый регистр сдвига того сигнала состоит в вычитании реУ выход первого разряда которого соеэультата сжатия сигнала по входу 1 динен с первыми входами первого и из результата сжатия сигнала по вхо- 55 вт

2 ( второго элементов НЕ-И, вторые входы ду (или наоборот), при этом сжатый которых соединены с выходом после сигнал формируется по правилу д него разряда первого реверсивного (1) счетчика, выходы разрядов которого

1406740

Составитель Ю.Сибиряк

Техред А.Кравчук Корректор А.Тяско

Редактор М. Бандура

Заказ 3205/52

Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, Г. Ужгород, ул. Проектная, 4 соединены с входами первого сумматора,выходы которого соединены с первой группой входов второго сумматора, выходы которого соединены с первой груп5 пой входов компаратора, с группой входов суммирования первого вычитателя и с группой входов вычитания вто рого вычитателя, сигнальный вход и вход сдвига первого регистра сдвига )p соединены соответственно с первым входом и входом синхронизации фильтра, первый реверсивный счетчик, входы суммирования и вычитания которого соединены соответственно с выходами первого и второго элементов НЕ-И, 4 вторая группа входов компаратора соединена с группой входов вычитания первого вычитателя и с группой входов суммирования второго вычитателя, 2р выходы которого соединены с входами первого блока элементов И, вход уп. равления которого соединен с первым выходом компаратора, второй выход которого соединен с входом управле- 25 ния второго блока элементов И, входы которого соединены с выходами первого вычитателя, выходы первого, второго блоков элементов И соединены соответственно с первой и второй груп-д0 пой входов блока элементов ИЛИ, о тл и ч а ю шийся тем, что, с целью расширения динамического диапазона, в него введены второй регистр сдвига, второй реверсивный счетчик, третий, четвертый сумматоры, третий, четвертый элементы НЕ-И, причем сигнальный

ВхОд и ВхОд сдВиГа BToporo сдВиГОВОГО регистра соединены соответственно с вторым входом и входом синхронизации фильтра, выход первого разряда второго регистра сдвига соединен с первьг ми входами третьего, четвертого элементов НЕ-И, выход последнего разряда второго регистра сдвига соединен с вторыми входами третьего, четвертого элементов НЕ-И, выходы разрядов второго регистра сдвига через третий сумматор соединены с первой группой входов четвертого сумматора, вторая группа входов которого соединена с выходами первого реверсивного счетчика, выходы четвертого сумматора соединены с второй группой входов компаратора, входы суммирования и вьг читания Второго реверсивного счетчика соединены соответственно с входами третьего, четвертого элементов

НЕ-И, выходы второго реверсивкого счетчика соединены с второй группой

Входов второго сумматора.