Цифровой синтезатор частот

Цифровой синтезатор частот

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано в устройствах формирования сетки частот . Цель изобретения - повышение быстродействия - достигается за счет исключения влияния задержек в дешифраторе и в реверсивном счетчике импульсов . Другая цель - расширение функциональных возможностей - достигается за счет получения дополнительной импульсной последовательности, которая сдвинута по фазе относительно основной. На чертеже показаны генератор 1 опорной частоты, программный блок 2, формирователь 3 импульсов, фазосдвигающая цепочка 4, блок 5 управления фазовым сдвигом, элементы И 6-9, элемент ИЛИ 10, дешифратор 11, реверсивный счетчик 12 импульсов, регистр 13. Блок 5 управления фазовым сдвигом содержит злементы И 14-17 и элемент ИЛИ 18. Входные шины 19 и 20 соединены соответственно с выходом элемента ИЛИ 10 и с выходом блока 5. Блок 2 может быть выполнен в виде коммутируемого переключателя управляемого делителя или умножителя частоты с равномерной выходной импульсной последовательностью. 1 з.п. ф-лы, ип. (Л О) 0 hd

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1406782 A 1 (11 4 Н 03 К 23/00, 5/156

Гжс; „„., ; 9

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4164531/24-21 (22) 29.12.86 (46) 30.06.88. Бюл. ¹ 24 (72) К.Н.Чернышов, M.M.Рабинович и Г.П.Стерлигова (53) 621.374 (088.8) (56) Авторское свидетельство ГССР № 1007199, кл. Н 03 К 23/00,02.07.81.

Авторское свидетельство СССР № 940312,кл. Н 03 К 23/00,29.12 ° 80. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к импульсной технике и может быть использовано в устройствах формирования сетки частот. Цель изобретения — повышение быстродействия — достигается за счет исключения влияния задержек в дешифраторе и в реверсивном счетчике импульсов. Другая цель — расширение функциональных возможностей — достигается за счет получения дополнительной импульсной последовательности, которая сдвинута по фазе относительно основной. На чертеже показаны генератор 1 опорной частоты, программой блок 2, формирователь 3 импульсов, фазосдвигающая цепочка 4, блок 5 управления фазовым сдвигом, элементы И

6-9, элемент ИЛИ 10, дешифратор 11, реверсивный счетчик 12 импульсов, регистр 13. Блок 5 управления фаэовым сдвигом содержит элементы И 14-17 и элемент ИПИ 18. Входные шины 19 и 20 соединены соответственно с выходом элемента ИЛИ 10 и с выходом блока 5.

Блок 2 может быть выполнен в виде коммутируемого переключателя управляемого делителя или умножителя частоты с равномерной выходной импульсной последовательностью. 1 s.п. ф-лы, 1 ип.

1406782

Изобретение относится к импульсной технике и может быть использовано в устройствах формирования сетки частотт.

Цель изобретения — повышение быстродействия за счет исключения влияния задержек в дешифраторе и в реверсивном счетчике импульсов, а также расширение функциональных возможностей эа счет получения дополнительной импульсной последовательности, которая сдвинута по фазе относительно основной.

На чертеже приведена электрическая 15 структурная схема устройства.

Цифровой синтезатор частот содержит генератор опорной частоты, выход которого соединен с входом программного блока 2 и через формирователь 3 импульсов с входом фазосдвигающей цепочки 4, выходы которой соединены с соответствующими входами первой группы входов блока 5 управления фазовым сдвигом и первыми входами2; соответственно первого 6, второго 7, третьего 8 и четвертого 9 элементов

И,выходы которых соединены с соответствукицими входами элемента ИЛИ 1О, ° дешифратор 11, реверсивный счетчик

12 импульсов и регистр 13, соответствующие выходы которого соединены с вторыми входами первого 6, второго 7, третьего 8 и четвертого 9 элементов

И и с соответствующими входами второй группы входов блока 5 управления

35 фазовым сдвигом, управляющий вход с выходом блока 5 управления фаэовым сдвигом, информационные входы — с соответствующими выходами дешифратора

11, входы которого соединены с соответствующими выходами реверсивного счетчика 12 импульсов, тактовый и управляющий входы которого соединены соответственно с первым и вторым выходами программного блока 2.

Блок 5 управления фаэовым сдвигом содержит первый 14, второй )5, третий 16 и четвертый 17 элементы И, первые входы которых соединены с соответствующими входами первой группы входов блока 5 управления фазовым сдвигом, первый, второй, третий и четвертый входы второй группы входов которого соединены с вторыми входами соответственно второго 15, третьего

16, четвертого 17 н первого 14 элементов И, выходы которых соединены с соответствующими входами элемента И11И

18, выход которого соединен с выходом блока 5 управления фазовым сдвигом.

Лервая 19 и вторая 20 выходные шины соединены соответственно с выходом элемента ИЛИ 10 и с выходом блока

5 управления фазовым сдвигом.

Лрограммный блок 2 может быть выполнен в виде коммутируемых переключателями управляемого делителя (или умножителя) частоты с равномерной выходной импульсной последовательностью.

Цифровой синтезатор частот работает следующим образом.

Лля простоты рассмотрения работы устройства на чертеже изображена фазосдвигающая цепочка 4, имеющая четыре отвода, что соответствует сдвигу о фаз между соседними отводами 90 (для общего случая число отводов цепочки может быть любым) .

Из импульсной последовательности, поступающей с выхода генератора 1 через формирователь 3, цепочка 4 формирует четыре импульсные последовательности, сдвинутые относительно друг о друга на 90 . В двух группах элементов И 6 — 9 н 14 - 17 производится коммутация этих последовательностей, и на элементах 10 н 18 Формируются выходные импульсные последовательности, Направление коммутации определяет работу устройства на увеличение нли уменьшение частоты и задается кодом знака с второго выхода блока 2.

Синхронизация переключений с одной импульсной последовательности цепочки 4 на другую в устройстве производится с помощью импульсов дополнительной импульсной последовательности, формируемой блоком 5, которые осуществляют запись в регистр 13 очередного состояния дешифратора 11 в моменты, исключающие воэможность пропуска одного импульса или появления ложных импульсов на шине 19, так как коммутируюшие (на шине 20) и коммутируемые на выходах цепочки 4 импульсные последовательности не могут совпасть во времени.

Скорость коммутации определяется конкретными требованиями отклонения выходных частот от частоты генератора 1 и задается блоком 2 с помощью управляюпей импульсной последователь— ногти, поступающей на так говый вход

6782

f+ f„/4, о

Sbix где о

f п

3 140 счетчика ) 2 н произвольные моменты времени.

Рассмотрим подробно работу синтезатора на увеличение выходной часто ты.

Счетчик 12 работает в этом случае на вычитание, и увеличение выходных частот происходит за счет уменьшения периода следования импульсов выходных последовательностей в моменты коммутации. Управляющие импульсы с регистра 13 на входы группы элементов И поступают таким образом, что переключение импульсных последовательностей происходит в группе элементов И 6 — 9 в очередности с первого, с четвертого, с третьего и с второго выходов цепочки 4, а в группе элементов И 14 — 17 в очередности. с нторого, с перного, с четнертого и с третьего выходов цепочки 4. При этом на шинах 19 и 20 формируются импульсные последонательности, сдвинутые относительно друг друга на 90 и с частотой частота импульсон генератора 1; частота переключений отводов цепочки 4.

30 подтверждают информацию в регистре

13.

При поступлении следующих импульсов с выхода блока 5 аналогично производятся дальнейшие переключения импульсных последовательностей цепочки 4. Таким образом, импульсные по следовательности на шинах 19 и 20 о оказываются сдвинутыми на 90 друг относительно друга, и так как в моменты переключения импульсных последовательностей цепочки 4 происходит уменьшение периода следования импульсов на шинах 19 и 20, выходная частота увеличится.

Работа устройства на уменьшение выходной частоты происходит аналогично работе на увеличение, с той ляиь разницей, что коммутация импульсных последовательностей цепочки 4 в двух группах элементов И осуществляется в последовательности с первого, с второго, с третьего и с четвертого выходов цепочки 4 в группе элементов И

6 — 9 и с второго, с третьего, с четвертого и с первого выходов цепочки

4 в группе элементов И 14- — )7, что приводит к уменьшению выходной частоты устройства.

Фор мул аизобретения

Рассмотрим типовой случай коммутации импульсных последовательностей с

35 выходов цепочки 4. Импульс последовательности F„ è сигнал о знаке приращения поступают соответственно на тактовый и управляющий входы счетчика 12, после чего состояние счетчика

12 уменьшается на единицу. Изменившееся состояние счетчика 12 расшифровывается в дешифраторе 11 и очередным импульсом с выхода блока 5 переписывается в регистр 13. Сигнал с

45 одного из выходов регистра 13 подается на соответствующие входы элементов двух групп элементов И 6 — 9 и

14 — 17 таким образом, что, если на шине 19 была импульсная последовательность с первого выхода цепочки 4, 50 а на шине 20 — с второго выхода цепочки 4, то произойдет переключение на последовательность с четвертого нихода цепочки 4 на шине 19 и на последовательность с первого выхода цепочки 4 на шине 20. Выходные импульсы блока 5, если состояние счетчика

l2 и дешифратора 11 не изменялось, l. Цифровой синтезатор частот, содержащий генератор опорной частоты, выход которого соединен с входом программного блока и через формирователь импульсов с входом фазосдвигающей цепочки, первый, второй, третий и четвертый ныходы которой соединены с соответствующими входами первой группы входов блока управления фаэовым сдвигом и первыми входами соответственно первого, второго, третьего и четвертого элементов И, вторые входы которьм соединены с соответствующими входами второй группы входов блока управления фазовым сдвигом, выходы— с соответствующими входами элемента

KlH, выход которого соединен с первой выходной шиной, дешифратор, входы которого соединены с соответствующими выходами реверсивного счетчика импульсов, отличающийся тем, что, с целью повышения быстродействия, в него внедены вторая выходная шина и регистр, выходы которого соединены с соответствующими входами нторой группы входов блока

Составитель А.Соколов

Техред М. яндык

Корректор Г. Решетник

Редактор Е.Копча

Заказ 3207/54

Тираж 928 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 1406782 6 управления фаэовым сдвигом, управляв- вый, второй, третий и четвертый элещий вход — с выходом блока управления менты И, первые входы которых соедифазовым сдвигом и с второй выходной нены с соответствующими входами першиной, информационные входы — с соот- вой группы входов блока управления

5 ветствуюцими выходами дешифратора, фаэовым сдвигом, первый, второй, трепри этом тактовый и управляющий вхо- тий и четвертый входы второй группы ды реверсивного счетчика импульсов входов которого соединены с вторыми соединены соответственно с первым и входами соответственно второго, тревторьи выходами программного блока. 10 тьего, четвертого и первого элемен2. Синтезатор по п. 1, о т л и тон И, выходы которых через элементы ч а ю шийся тем, что блок управ- ИЛИ соединены с выходом блока управления фазовым сдвигом содержит пер- ле ния фазовым сдвигом.