Кодек двоичных блочных кодов

Кодек двоичных блочных кодов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычисли- Iтельной технике и технике связи. Его использование в аппаратуре передачи дискретной информации позволяет повысить скорость передачи многопозиционных сигналов при заданной помехоустойчивости . Кодек двоичных блочных кодов состоит из передающей и приемной сторон и канала связи. Передающая сторона содержит блоки кодирования ,- приемная сторона - ступени декодирования , каждая из которых включает блок памяти, блок декодирования,блок коррекции и блок сравнения. Благодаря введению на передающей стороне преобразователей в код Грея и синхронизатора , а на приемной стороне 2 - синхронизатора, обратных преобразователей кода Грея и в каждой ступени декодирования , кроме последней, - селектора типа сигнала.кодек на основе согласования с многопозиционными сигналами обеспечивает либо повышение удельной скорости передачи при заданной избыточности кодирования, либо повышение помехозащищенности сигналов при заданной скорости передачи. 5 з.п. ф-лы, 8 ил,,2 табл. СП i

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

2 А") (19) 01) (51) 4 Н 03 M 13

Ю со „

ЮС

4g

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К A ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4159203/24-24 (22) 09.11.86 (46) 07.07.88. Бюл, 11 - 25 (71) Институт проблем передачи информации АН СССР (72) А.С. Данилин, В.А. Зиновьев, В,В.. Зяблов и С.Л. Портной (53) 621.394,14:681 325(088.8) (56) Помехоустойчивость и эффективность систем передачи информации.

Под ред. А.Г. Зюко. — М.: Радио и связь, 1985, с. 11-128.

Труды НИИР, 1983, Ф 1, с. 89-99.

Рейнгольд Э.М. и др. Комбинаторные алгоритмы. Теория и практика. — М,:

Мир, 1980.

Авторское свидетельство СССР

Ф 1270899, кл. Н 03 М 13/00, 1984.

IEEE Transactions on Information

Theory, 1977, v.23, 9 3, р, 371-377, f ig. 1,2. (54) КОДЕК ДВОИЧНЫХ БЛОЧНЫХ КОДОВ (57) Изобретение относится к вычисли,тельной технике и технике связи. Его использование в аппаратуре передачи дис кр ет ной и нформации по з воляет повысить скорость передачи многопозиционных сигналов при заданной помехоустойчивости. Кодек двоичных блочных кодов состоит из передающей и приемной сторон и канала связи, Передающая сторона содержит блоки кодирования, приемная сторона — ступени декодирования, каждая из которых включает блок памяти, блок декодирования, блок коррекции и блок сравнения. Благодаря введению на передающей стороне преобразователей в код Грея и синхронизатора, а на приемной стороне 2— синхронизатора, обратных преобразователей кода Грея и в каждой ступени декодирования, кроме последней, — селектора типа сигнала кодек на основе согласования с многопозиционными сигналами обеспечивает либо повы)пение удельной скорости передачи при заданной избыточности кодирования, либо повьппение помехозащищенности сигналов при заданной скорости передачи. 5 з.п. ф-лы, 8 ил., 2 табл.

1408532 ( (Изобретение относится к вычисли,тельной технике и технике связи и мо-" жет быть использовано в аппаратуре передачи дискретной информации.

Цель изобретения — повышение скорости передачи многопозиционных сигналов.(MIIC) при заданной помехоустойчивости, На фиг. 1 изображена функциональная схема. кодека двоичных блочных кодов; на фиг. 2 и 3 — схемы блока кодирования и блока декодирования; на фиг. 4 — выполнение синхронизатора; на фиг. 5 — структура связи для МПС с15 фазовой модуляцией (ФМ); на фиг. 6— структура канала связи для МПС с ам( плитудно-фазовой модуляцией (АФМ); ( на фиг. 7 — фазовая диаграмма ФМ-сиг( (налов для М=З; на фиг. 8 — структура ( (АФМ-сигналов для M=4, где M — число позиций МПС, Ф

Кодек двоичных блочных кодов состоит из передающей 1 и приемной 2 сторон и канала 3 связи. Передающая сто- 25 рона 1 содержит блоки 4 кодирования, преобразователи 5 в код Грея и синхронизатор 6, Приемная сторона 2 содер,жит синхронизатор 7, обратные преоб(разователи 8 кода Грея и ступени 9 ( декодирования, каждая из которых вклю(чает в себя блок 10 памяти, блок 11 (, декодирования, блок 12 коррекции, блок

13 сравнения и селектор 14 типа сигнала, В последней ступени 9(, декоди(рования блок 12 коррекции и селектор

14 типа сигнала отсутствуют. На фиг ° 1 ( обозначены информационные входы 15 кодека, тактовый вход 16 приемной стороны и выходы 17 кодека. Кратность 4 соединений (число проводов в шине) указана символом возле штриха, перечеркивающего его соединение. При этом размерность управляющих входов в блоках 4 и 11 h„= )1о Б„Г, где1х( наименьшее целое, большее или равНОЕ Х.

В кодеке используется N блочных

КОДОВ (L пу К у Й )у (L Dy К gag)уафе длины L

К-го кода, К = 1,2,...,N. Определяющее число „ исправляемых ошибок (д „вЂ” 1)/2, Блок 4 кодирования выполнен (фиг.2) на мультиплексоре 18, кодере 19 и коммутаторе 20. На фиг. 2 обозначены информационные 21,тактовый 22 и управляющие 23 входы и выходы 24.Кодер 19 служит для преобразования входного кода в соответствующий блочный код, обеспечивающий исправляющую способность

Блок 11 декодирования выполнен (фиг. 3) на мультиплексоре 25, декодере 26 и коммутаторе 27. На фиг. 3 обозначены информационные 28, тактовый 29 и управляющие 30 входы и выходы 31.

Декодер 26 осуществляет декодирование блочного кода, полученного в соответствующем кодере 19.

Синхронизаторы 6 и 7 имеют одинаковое Выполнение (фиг. 4) и включают в себя генератор 32 тактовых импульсов, умножители 33 частоты и счетчики

34, На фиг, 4 обозначены вход 35,тактовый выход 36, выходы 37 синхронизации и управляющие выходы 38. Различие в синхронизаторах 6 и 7 состоит в том, что на передающей стороне 1 синхронизатор 6 может не иметь входа 35, а выход 36 не используется.

Канал 3 связи для МПС с ФМ и АФМ построен по-разному. Канал 3 связи с использованием ФМ-сигналов (фиг. 5) содержит цифроаналоговый преобразователь (ЦАП) 39, фазовый модулятор 40 м на 2 позиций, линию 41 связи, фазоМ+(-о вый демодулятор 42 на 2 позиций, и аналого-цифровой преобразователь (АЦП)

43, На фиг. 5 обозначены информационные 44 и тактовый 45 входы и выходы 46.

Канал 3 связи с использованием

АФМ-сигналов выполнен (фиг. 6) в виде двух квадратурных каналов и состоит из ЦАП 47,амплитудных модуляторов 48 на 2 позиций каждый, сумматор 49, М(д линии 50 связи, фаэовращателей 51 амплитудных демодуляторов 52 на 2 + позиций каждый и АЦП 53. На фиг. 6 обозначены информационные 54 и тактовый 55 входы и выходы 56.

Блок 10 памяти К вЂ” и ступени 9 декодирования, кроме последней (т.к. K/N)> содержит M(N-K+2) регистров сдвига длиной и, тактируемых сигналом P,âõoды и выходы которых (единичные),обьединенные во входы и выходы кратности тк(к — 091929e ° oуы 1) являются Одно14035

Входы 000 00! 101 i00 110 111 011 010

Выходы 000 001 010 011 100 101 110 111

Таблица

Выходной сигнал

Сигнал ошибки

Входной сигнал!

?ч Ьа

00 О/1

00 О/1

О 00 0/i

1 00 О/1

1 l О/1

О ОО О/1

-именными информационными входами и

° выходами блока 10 памяти.

Блок 10 памяти последней ступени 9 представляет собой набор из

5 регистров сдвига длиной .п каждый, единичные входы и выходы которых объединены и являются информационными входами и выходами кратности блока

1О< памяти, Регистры тактируются сиг- !О налом F.

Блок 13 сравнения К-й ступени к (K = 1,2,...,N) содержит Ь„элементов неравноэначности (сумматоров по модулю два) .

Преобразователь 5„ в код Грея К-го кода (Ь„п, КК, ЙК) выполнен в виде

Обратный преобразователь 8„кода

Грея К-ro кода выполнен в виде такого же ППЗУ, запрограммированного на осу- 25 ществление инверсного процесса, В указанном примере входные трехразрядные коды заменяются на выходные и наоборот.

Блок 12, коррекции (К = 1,2,...,N-1) выполнен в виде ППЗУ, вторые управляющие входы которого (верхние на фиг. 1) имеют кратность 2, информационные входы кратности Ь„ „ Ь,...,Ь,„, выходы кратности L„y Ь для сигналов АФИ. Для сигналов ФИ отсутствуют вторые управляющие входы. Блок

12 коррекции вырабатывает исправленный сигнал в виде столбца иэ Ь +L <+

+...+L символов и запрограммирован на реализацию следующего алгоритма: если сигнал в виде параллельного кода на информационных входах имеет ошибку, то в зависимости от сигнала

L„ весь сигнал .(столбец) должен быть изменен на тот из двух 2"<- сигналов 45 (четырех в случае АФМ) на выходе, ко-! торый на входах Ь„ равен ошибке плюс входной сигнал.

Например, рассмотрим кодек при ФМ, 50

M=3, N=2 в первой ступени 91 декодирования (К=1) . Для ФМ-сигнала блок

12 . имеет корректируемые входы с кратностями L 1, L = 2, L< = 1> и (так чтоM = L =Ь +L =З) и 55 ч. <

Выходы с кратностями L ) = 2 и Ь = 1, Фазовая структура сигнала в канале имеет вид, показанный на фиг.,7, где

32

4 программируемого (либо перепрограммируемого) постоянного запоминающего устройства (ППЗУ), которое имеет по входов и выходов. Их состояния реализуют код Грея: параллельный входной код из Ь символов преобрак зуется в выходной двоичный код, в котором двум соседним числам на Ь разК рядов каждое соответствует разница в одном разряде. Этот процесс (вместе с инверсным ему процессом в обратном преобразователе 8к кода Грея) обеспечивает минимизацию вероятной ошибки кодирования и декодирования. Алгоритм .программирования преобразователя 5к в код Грея для случая L -3 представк лен следующим примером

1 у каждого сигнала указан соответствующий двоичный код.

Алгоритм работы блока 12 следую( щий.

Если произошла ошибка, то в зависимости от сигнала L сигнал на выходах меняется на один из двух сигналов, отличающихся на ошибку от входного сигнала. Так происходит, если ошибка равна 11. Например, если входной сигнал 000, а ошибка 11, то в случае

Lä = О выходной сигнал 011, а в случае Ьо = 1 выходной сигнал равен 111.

В случае другой ошибки сигнал меняется на ближайший с такой же ошибкой вне зависимости от Ьд (табл. 1) °

В табл. 1 показана работа блока

12) при ФМ, М=З, N=2, K=1, Ь „ =1, =г

О 00 0/1 01 01 0/1

1 ОО О 01 . О/1

О 00 0/! 1О 10 О/1

00 О/! 10 О/1

1408532 6

1 налов селектор 14 выделяет три типа: внутренние — тип 1, граничные (имеющие трех соседей) — тип 2, угловые (имею 5 щий двух соседей) — тип 3. Например

1 в случае М=4 (фиг. 8) сигналы 6,7,10 и 11 — типа 1, сигналы 2,3,8,12,15,14, 9 и 8 — типа 2, сигналы 1,4,16 и 13— типа 3. !

0 В табл. 2 показана работа селектора 14 < типа сигнала или АФМ для примера по фиг. 8.

Таблица 2

Продолжение табл.

Сигнал ошибки

Выходной сигнал

Входной сигна

11 1/О

00 О/1

01 О/1

01 О/1

О 01 О/1

1 01 О/1

00 О/1

00 О/1. О 01 О/1 1 01 О/1

О 01 0/i ,1 01 О/ l

11 О/1

11 О/1

О О О О

1 О О О

О 1 0 О

1 1 О О

О 01 Î/I

1 01 О/1

10 О/1

10 1/О

О О 1 О

1 О 1 О

25 5

О 1О 0/!

1О О/1

10 О/1

10 О/1

7

30

О 1 1 О

1 1 1 О

11 О/1

11 О/1

О 10 О/1, 1 10 О/1

О О 0 1

1 О О 1

О 1 О !

00 1/О

00 1/О.О 10 О/1

1 10 О/1

12

01 О/1

01 1/О

О 10 О/1

1 10 О/1

11 0/1

11 О/1

О 11 О/1

1 11 О/1

01

01 О/1

01 О/1

О 11 О/1

1 11 О/1

О 11 О/1

1 11 О/1

01 О/1

01 О/1

00 О/1

00 1/О

О 11 О/1

1 11 О/1 -к э

К /т, к к

1, Н, Селектор 14к типа сигнала К-й ступени 9, декодирования (К=1,2,...,N- t )

Необходимый только для АФМ-сигналов, выполнен в виде ППЗУ с входами кратНости L Е,...,LN и выходами кратности два. Пз множества всех АФМ-сигНомер сигнала Код сигнала Тип сиг(вход селекто- нала (выра) ход селектора) 1 1 0 1

0 О 1 1

1 0 1 1

О 1 1 1

1 1 1 1

Кодек двоичных блочных кодов работает следующим образом.

45 На N входов 15 кодека поступает одновременно N блоков информации в виде отрезков длиной Кк п кодовых слоев из К символов каждое (К=1,2...,,И, остальные L n — К символов провеи к

50 рочные). На входе К-го блока 4 кодирования К-й блок информации представляется матрицей А размерностью К„

=I g х (К /L ) (число стрОк х 1исло стОлбцОВ) 55

1408532 8 матрице В» на входах преобразователя

5„, но порожденная ошибками) а на его выходах получается К-й блок

„информации, который представляется матрицей В» из Ь„ х и элементов

1ю Ьк — 1, и

К = 1, М, (a>

Вк л (к>

PlJ

j = 1, и, одновременЭта матрица поступает на К-й пре- 10 образователь 5к в код Грея, в кОтОрОм ! каждый столбец матрицы В подается на входы одного из и ППЗУ, на выходах которого образуется один из и столбцов матрицы сигналов в коде Грея

Ьо в

В, =1Р(, !

1, и, К = 1, N, !

1, Ь„, сформированная в канале 3 связи в качестве дополнительной информации о

"ближайшем соседе" (в случае ФМ эона решения по каждому сигналу разбивает20 ся на два сектора и нумерация идет по часовой стрелке; в случае АФМ зона решения разбивается на четыре сектора, (фиг. 7 и 8), поступает в блок 10 памяти первой ступени 9< декодирова": ния, где они обе задерживаются на время декодирования матрицы 1< в блоке

11, (первого кода), на выходах которого частично восстанавливается исходная матрица А „ т.е. получается матрица А, с ошибками.

Вместе с задержанной матрицей В

t она поступает на блок. 13, сравнения, где, завершается восстановление исходной матрицы А (устранение помея), появляющейся на первых выходах 17 ( кодека.

j = 1э и, К= i N.

Все N таких матриц образуют матриCj цу Г = rE

Эта матрица по столбцам г„ т в канал 3 связи поступае

В канале 3 связи образовавшиеся

»» после модуляции 2 -позиционные сигналы ФМ (фиг. 5) или 2 -позиционные м сигналы АФМ (фиг. 6) проходят через линию 41 или 50 связи, в которой под действием помех приобретают неизбежные ошибки, подлежащие в дальнейшем исправлению при декодировании избыточных корректирукицих блочных кодов.

Для облегчения декодирования ФМ-сигналы после модуляции сопровождаются

М+ еще одним битом, т.е. становятся 2 позиционными, а АФМ-сигналы — 2 (м 2}н позиционными в каждом квадратурном канале. После преобразования в АЦП

43 или 53 в цифровую форму на выходах канала(3 связи в каждом такте появляются сигналы с ошибками (отмеченными знаком "h ) в виде параллельного кода из M+L символов, где M и о

=., Е: Ь, L -1 или 2 для ФМ- или

Кг(АФМ-сигналов соответственно.

1 .

На входы К-ro обратного преобразователя 8„кода Грея (К=1,2,...,N) поступает один из и столбцов матрицы сигналов в коде Грея с ошибками!.

Все незадержанные матрицы Фк (К= i

=1, 2,..., N) подаются (в случае АФМ40 сигналов) на входы селектора 14< типа сигнала, на двух единичных выходах которого вырабатывается одна из двух разрядных кодовых посылок: либо 00 для типа 1, либо 01 для типа 2, либо

45 10 для типа 3. Эта посылка одновременно с задержанными матрицами В„ (К =

= 0,1,2, ° ..,N) обрабатывается в блоке

12 коррекции, на выходах которогообраэуются частично исправленные мат50 рицы В (К = 1 а 2 а а а °, N) числО котОрых становится на единицу меньше

1, Ь», 1, и, К = 1, N

i -=1, L„, — 1, и, К = 1, N.! -(к)

В„= Р;, 55

На выходах К-го преобразователя 8„ образуется матрица Вк (аналогичная

К=1, Затем эта матрица 1к и но дополнительная матрица

Далее эти операции повторяются в последующих ступенях 9» декодирования (К = 2,3,...,N) с постепенным .умень14085 (ФМ) = 4sin (,, ) ехр (М вЂ”:Я L

3=3 для ФМ;

3 ехр (;Я .Т. ) д (АФИ) т для АФИ ехр M — 1

z х где обозначено expz(x) = 2

Выберем N внешних кодов (L;n, К;, 25 ф;), i = 1,2,...,N, и на базе вложенных подмножеств сигналов с расстоянием й; и указанных кодов построим ! обобщенный каскадный код, в котором первые используются в качестве внутренних сигналов, а вторые — в качест ве внешних сигналов. Для такого кода ! квадрат минимального евклидова расстояния дается выражениями

1 (/! cl ° (ФИ)=min (4sin () ) 35

1" 1 ехр (И-". . L

Я а,< ехреИ-1 п

В известном устройстве вектор разбиений имеет вид

Оценивая эффективность кодека дво- 45 ичных блочных кодов по параметрам обобщенного каскадного кода, а именно по его расстоянию Р„и удельной скорости R, получаем для конкретного примера сигналов ЛФИ при N = 24, М=4

L (2,2) L==(4) L=(1,1,1,1)-известное устройство;

D =4/15 D =4/15 D = 4/15;

R=35/24 R=31/24 R=31/24; откуда. видно, что даже при небольшой размерности ИПС (всего 24) может быть получен значительный выигрыш по ско9 шением объема информации, задерживаемой в блоках 10< памяти и обрабатываемой в блоках 12< коррекции. Восстановленные исходные матрицы А поступают на соответствующие выходы 17 кодека.

Для N/2 двумерных сигналов ФМ или

ЛФМ по заданному вектору разбиений

L = (Ь, L,..., Ь ) можно построить 10 цепочку из N разбиений. Ha i-м шаге сигнал разбивается на 2 " подмножеств, для которых минимальное евклидово расстояние и на i-м шаге определяет1 ся выражениями 15

1 !

32 1О рости (ьР. = 35/24 — 31/24 = 1/6) . Эти расчеты подтверждаются результатами моделирования описанных процессов на

ЭВМ, которые показывают, что сравнительно с известным устройством выигрыш по скорости составляет 1-1,5 дБ, а по отношению энергия сигнала/энергия шума 1-2 дБ.

Таким образом, кодек двоичных блочных кодов обеспечивает значительное увеличение удельной скорости передачи многопозиционных сигналов при заданной иэбьггочности кодирования (или повышение помехозащищенности таких сигналов и помехоустойчивости кодека при заданной скорости передачи).

Формула изобретения

1. Кодек двоичных блочных кодов, содержащий на передающей стороне N блоков кодирования (N — число одновременно кодируемых блоков информации), информационные входы которых являются соответствующими информационными входами кодека, выходы передающей стороны соединены с информационными входами канала связи, выходы которого подключены к информационным входам приемной стороны,состоящей из N ступеней декодирования, i-я ступень декодирования (i=1 N-1) содержит блок памяти, блок коррекции, блок сравнения и блок декодирования, выходы которого подключены к первым входам блока сравнения и первым yriравляющим входам блока, коррекции,пер" вые выходы блока памяти i-й ступени декодирования соединены с первыми информационными входами блока коррекции i-й ступени декодирования, вторые выходы блока памяти i-й ступени декодирования подключены к вторым информационным входам блока коррекции и вторым входам блока сравнения i-й ступени декодирования, третьи - (N-i+2)-ro выходы блока памяти i-й ступени декодирования соединены с одноименными входами блока коррекции i-й ступени декодирования, N-я ступень декодирования содержит блок памяти, блок сравнения и блок декодирования, выходы которого и выходы блока памяти соединены соответственно с первыми и вторыми входами блока сравнения, первые выходы блока коррекции i-й ступени декодирования, кроме (N-f)-й,ступени соединены с первыми информационными входами блока памяти (i+1) — и ступени декоди11 14085 рования, вторые выходы блока коррекции i-й ступени декодирования, кроме (N-1)-й, подключены к вторым информационным входам блока памяти и информационным входам блока декодирования

5 (i+1)-й ступени декодирования, третьи(N-i+1)-е выходы блока коррекции i-й ступени декодирования, кроме (N-1)-й, соединены с одноименными информационными входами блока памяти (i+1) -й ступени декодирования, выходы. блока коррекции (N-1)-.й ступени декодирования подключены к информационным входам блока памяти и блока деко- 15 дирования N-й ступени декодирования, первые информационные входы блока памяти первой ступени декодирования являются первыми информационными входами приемной стороны, вторые ин- 2О формационные входы блока памяти первой ступени декодирования объединены с информационными входами блока декодирования первой ступени декодирования, тактовые входы блоков памяти 25 всех ступеней декодирования объединены с тактовым входом канала связи, выходы блоков сравнения первой — N-й ступеней декодирования являются одноименными выходами кодека, о т л и— ч а ю шийся тем, что, с целью повьппения скорости передачи многопозиционных сигналов при заданной помехоустойчивости, на передающей стороне введены преобразователи в код Грея и блок синхронизации, К-й выход синхро35 низации и К-е выходы управления. которого (К=1,N) подключены соответственно к тактовому и управляющим входам К-го блока кодирования, выходы которого соединены с входами К-ro преобразователя в код Грея, выходы первого — N-го преобразователей в код

Грея являются соответствующими выхо-. дами передающей стороны, на приемной стороне введены N обратных преобразо45 вателей кода Грея, синхронизатор и в каждой ступени декодирования, кроме

N-й, селектор типа сигнала, выходы которого соединены с вторыми управляющими входами блока коррекции данной ступени декодирования, выходы К-ro обратного преобразователя кода Грея подключены к (К+1)-м информационным входам блока памяти и К-ым входам селектора типа сигнала первой ступени 55 декодирования, первые — (N-i+1)-å входы селектора типа сигнала -й ступени декодирования подключены соот32 12 ветственно к вторым — (N-i+2)-и выходам (i-1)-й ступени декодирования, тактовый выход синхронизатора подключен к объединенным тактовым входам блоков памяти, К-й выход синхронизации и К-е выходы управления синхронизатора соединены соответственно с тактовым и управляющими входами блока декодирования К-й ступени декодирования, выходы К-го обратного преобразователя кода Грея являются (К+1)-ми информационными входами приемной стороны, вход синхронизатора является тактовым входом приемной стороны.

2. Кодек по п.1, о т л и ч а ю— шийся тем, что блок кодирования выполнен на кодере, коммутаторе и мультиплексоре, выход которого соединен с информационным входом кодера, выход которого соединен с информационным входом коммутатора, управляющие входы которого объединены с соответствующими управляющими входами мультиплексора и являются управляющими входами блока, информационные входы мультиплексора, тактовый вход кодера и выходы коммутатора являются соответственно информационными и тактовым входами и выходами блока.

3. Кодек двоичных блочных кодов, по п.1,отличающийся тем, что блок декодирования выполнен на декодере, коммутаторе и мультиплексоре, выход которого соединен с информационным входом декодера, выход которого соединен с информационным входом коммутатора, управляющие входы которого объединены с соответствующими управляющими входами мультиплексора и являются управляющими входами блока, информационные входы мультиплексора, тактовый вход декодера и выходы коммутатора являются соответственно информационными и тактовым входами и выходами блока. ,4. Кодек по п.1, о т л и ч а ю— шийся тем, что синхронизатор выполнен на умножителях частоты, счетчиках и генераторе тактовых импульсов, выход которого подключен к входам первого — N-го умножителей частоты и является тактовым выходом синхронизатора, выход К-ro умножителя частоты подключен к входу К-ro счетчика и является К-м выходом синхронизации синхронизатора, выходы К-ro счетчика являются К-ми выходами управления синхронизатора, вход генератора тактовых

1408532 импульсов является входом синхронизатора.

5. Кодек по п.1, о т л и ч а ю— шийся тем, что, с целью согласо5 вания кодека с многопозиционными сигналами с фазовой модуляцией, канал связи выполнен на аналого-цифровом преобразователе и соединенных последовательно цифроаналоговом преобраэо- 10 вателе, фазовом модуляторе, линии связи и фазовом демодуляторе, выходы которого соединены с информационными входами аналого-цифрового преобразователя, информационные входы цифроана-15 логового преобразователя, тактовый вход и выходы аналого-цифрового преобразователя являются соответственно информационными и тактовым входами и выходами канала связи. 20

6. Кодек по п.1 о т л и ч а ю— шийся тем, что, с целью согласования кодека с многопозиционными сиг( налами с амплитудно-фаэовой модуля- 25 цией, канал связи выполнен на амплитудных модуляторах, амплитудных демодуляторах, соединенных последовательно сумматоре и линии связи, фаэовращателях, аналого-цифровых преобразователях и на первом и втором цифроаналоговых преобразователях, выходы которых подключены к входам одноименных амплитудных модуляторов, выходы которых соответственно непосредственно и через первый фаэовращатель подключены к соответствующим входам сумматора, выход линии связи подключен непосредственно и через второй фазовращатель к входам соответственно первого и второго амплитудных демодуляторов, выходы которых соединены с информационными входами одноименных аналого-цифровых преобразователей, тактовые входы которых объединены и являются тактовым входом канала связи, информационные входы цифроаналоговых.и выходы аналого-цифровых преобразователей являются соответственно информационными входами и выходами канала связи.

1408532

1408532

РОО

О Q («) (n)

4=2 (а) О

И) (ь) (15) (g) О

Составитель О. Ревинский

Техред М„Дидык

Корректор Л. Пилипенко

Редактор П„ Гереши

Подписное

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, «Заказ 336 1/57 Тираж 928

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 (>) ()

О О L =1 () ()