Устройство защиты от импульсных помех

Устройство защиты от импульсных помех

Иллюстрации

Показать все

Реферат

 

5 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) з (Ш (5)) 4 Н 04 В 1/10 (21) 4089345/24-09 (22) 14.07 ° 86 (46) 07.07.88. Бюл. Р 25 (72) В.К. )Кульчицкий,, М.P. Галиев, Е.В, Колесников и К.П. Мещанкин (53) 621.396.062(088.8) (56) Авторское свидетельство СССР

11 - 418984, кл. Н 04 В 1/10, 1972.

Авторское свидетельство СССР

N 536601, кл. Н 04 В 1/10, 1975. ! (54) УСТРОЙСТВО ЗАЩИТЫ ОТ ИМПУЛЬСНЫХ

ПОМЕХ (57) Изобретение относится к радиотехнике и позволяет повысить помехоустойчивость в условиях одновременного воздействия узкополосных и импульсных помех (ИмП) ° Устр-во содержит элементы задержки 1, 20, 27, 29, 30, 32, 33, 36, 38, 51, элемент 2 с переменным коэф. передачи, усилитель

3 с автоматической регулировкой усиления, детектор 4 мгновенных значений, АЦП 5, ключевые блоки 6, 10 34, 45, 46, блок 7 элементов ИЛИ, делитель

8 на постоянное число, блоки 9, 37, 52 регистров сдвига, сумматор 11, умножитель 12 на постоянное число, блоки 13, 44, 53 оперативной памяти, блок

14 сравнения, регистр сдвига 15, 22, 140 40, дешифратор 16, триггеры 17, 23, 43, элементы И 18, 19, 25, 26, 31, 35, 42, элементы ИЛИ 21, 28, 39, 48, инверторы 24, 41, ЦАП 47, генератор 49 тактовых импульсов, делитель 50 частоты и реле времени 54. Входной сигнал преобразуется с помощью АЦП 5 в последовательность отсчетов. Первые N отсчетов U„ (i=1,N) принимаемой смеси сигнала и помех используются для вы-! числения исходного среднего значения

I Ma По N отсчетам Ui(i > N), относящимся только к гладкой составляющей принимаемой смеси сигнала и помех, !

8533 определяется текущее среднее значение М, Отсчеты U, относящиеся к ИмП в вычислении значения И не участвуют.

Относительно значения M осуществляется первичная классификация отсчетов

П; . Если при первичной классификации обрабатываемого отсчета U; выясняется, что отсчет не относится к гладкой составляющей, осуществляется вторичная классификация обрабатываемого отсчета, в результате которой определяется, относится ли отсчет U к

ИмП или к мощной сосредоточенной помехе. 1 ил.

Изобретение относится к радиотехнике и может быть использовано в составе радиоприемных устройств различ,ного назначения.

Цель изобретения — повышение помехоустойчивости в условиях одновремен— ного воздействия узкополосных и импульсньгх помех.

На чертеже представлена структур- 1р ,ная электрическая схема устройства

1 защиты от импульсных помех.

Устройство содержит первый элемент 1 задержки, элемент 2 с переменным коэффициентoM передачи, усилитель 3 автоматической регулировкой усиления, детектор 4 мгновенных значений, ( аналого-цифровой преобразователь 5, 1 ервый ключевой блок 6, блок 7 элеМентов ИЛИ, делитель 8 на постоянное 20 число, первый блок 9 регистров сдвиГа, третий ключевой блок 10, сумматор 11, умножитель 12 на постоянное число, первый блок 13 оперативной памяти, блок 14 сравнения, третий 25 регистр 15 сдвига, дешифратор 16, вто- рой триггер 17, пятый элемент И 18, четвертый элемент И 19, десятый элемент 20 задержки, второй элемент ИЛИ

21, первый регистр 22 сдвига, первый триггер 23, первый инвертор 24, третий элемент И 25, первый элемент И

26, третий элемент 27 задержки, первый элемент ИЛИ 28, четвертый элемент 29 задержки, пятый элемент 30

35 задержки, второй элемент И 31, шестой элемент 32 задержки, седьмой элемент 33 задержки, второй ключевой блок 34, шестой элемент И 35, восьмой элемент 36 задержки, второй блок

37 регистров сдвига, девятый элемент

38 задержки, третий элемент ИЛИ 39, второй регистр 40 сдвига, второй инвертор 4 1, седьмой элемент:И 42, третий триггер 43, второй блок 44 оперативной памяти, четвертый ключевой блок 45, пятый ключевой блок 46, цифроаналоговый преобразователь 47, четвертый элемент ИЛИ 48, генератор

49 тактовых импульсов, делитель 50 частоты, второй элемент 51 задержки, третий блок 52 регистров сдвига, третий блок 53 оперативной памяти, реле 54 времени, 1

Устройство работает следующим образом.

Сигнал, снимаемый с выхода общего тракта приемника (не показан), одновременно поступает на первый элемент

1 и усилитель 3, который предназначен для усиления сигнала до уровня, необходимого для нормальной работы детектора 4. С выхода усилителя 3 сигнал поступает на вход детектора 4.

Постоянная времени детектора 4 ". зт определяется исходя из условия выделения огибающей принимаемой смеси сигнала и помех с сохранением параметра длительности и амплитуды импульсной помехи

$8T

1408533 среднего значения принимаемой смеси сигнала и гладких помех где Ь Й вЂ” полоса пропускания общего тракта приемника. 5

Продетектированная смесь сигнала и помех поступает на вход аналогоцифрового преобразователя 5, где происходит преобразование аналогового сигнала в последовательность отсчетов 10 г

1, I следующих с интервалом ь (Т << Т, где I — любое це4а нн лое положительное число; Т„„- минимально возможная длительность импуль t5 са помехи; Т = Р, F „„ — минимнн мальная частота спектра полезного сигнала. Каждый отсчет U; на выходе аналого-цифрового преобразователя представлен в цифровой форме в R-раз- 20 рядном двоичном параллельном коде.

Разрядность кода R выбирается из условия

2 ) макс дБ

Тогда R )i log (- "-"- — ) = log< (DII), где U = DU — максимально возмож- 30 макс мин ная величина огибающей принимаемой смеси сигнала и помех;

D — динамический диапазон изменения уров- 35 ня сигнала;

U — значение огибающей мин сигнала, соответствующее входному сигналу на уровне пороговой чувствительности;

П вЂ” пикфактор сигнала; и Б = U шаг квантования.

С выхода аналого-цифрового преобразователя 5 отсчеты огибающей принимаемой смеси сигнала помех U; в виде Rразрядного двоичного параллельного кода одновременно поступают на входы первого ключевого блока 6, второго элемента ИЛИ 21 и второго ключевого блока 34. Первый ключевой блок 6 открыт сигналом с выхода первого триггера 23 только на время приема первых отсчетов U; (i = 1,N) принимаемой смеси сигнала и помех.

Величина N определяется из условия возможности вычисления по отсчетам

Net)) — ° мин

Тогда N 7i д Еремин

Первые N отсчетов U;, i = 1, Nиспользуются для вычисления исходного среднего значения Ма. Далее также по N отсчетам U<, i P N, относящимся только к гладкой составляющей принимаемой смеси сигнала и помех, определяется текущее среднее значение М. Отсчеты

U;, относящиеся к импульсам помехи,в вычислении текущего среднего значения

М не участвуют. На время обработки первых N отсчетов U)(i = 1 N) второй ключевой блок 34 закрыт сигналом с второго выхода первого триггера 23.

Установка первого триггера 23 в исходное положение осуществляется импульсом, сформированным с помощью первого инвертора 24 и третьего элемента И 25 иэ последовательности тактовых импульсов, сформированной на выходе второго элемента 5! на дс..

Величина задержки последовательности импульсов равна с„„ = ьс . В данном а" случае и в дальнейшем величина задержки отсчитывается относительЗаф. < но импульсной последовательности на выходе делителя 50..

Счетчик первых N импульсов отсчетов U<(i < N) построен на основе первого регистра 22 разрядности N, На N-м такте первый записанный в первый регистр 22 импульс наличия отсчета U; (i = 1), сформированный на выходе второго элемента ИЛИ 21 и поступающий на вход первого регистра 22, изменяет состояние первого триггера

23. При этом первый ключевой блок 6 закрывается, а второй ключевой блок

34 открывается. Все последующие отсчеты U; (i > N) с выхода аналого-цифрового преобразователя 5 поступают для дальнейшей обработки отсчетов,а также в цифроаналоговый преобразователь 47 через второй ключевой блок

84. Первые N отсчетов U (i = 1, N) с выхода аналого-цифрового преобразователя 5 через первый ключевой блок 6 и первый блок 7 поступает в делитель

8, осуществляющий деление каждого поступившего отсчета U; (i Ъ 1) на постоянную величину N.

1408533

Такую же величину пикфактора можно принять и для шума. Поскольку предЛагаемое устройство выключается в широкополосную часть общего тракта приема и принимаемая смесь сигнала и помех в общем случае содержит сигналы многих излучений с разными видами модуляции, то коэффициент умножения умножителя 12 выбран равным

П = 3,3. Результат умножения считывается импульсом с выхода седьмого элемента 33 на л : („ =8л ) в первый блок 13.

Результат каждого отсчета U; с выхода делителя 8 в R-разрядном двоичном параллельном коде поступает на вход первого блока 9 разрядности (N+1), т.е,, когда все разряды первого блока 9, кроме первого, заполнеы, то во второй разряд записан N-й отсчет, в (И+1)-й разряд — первый тсчет. Импульсы первых И сдвигаюших 10 актов формируются из последовательости импульсов, снимаемой с выхода торого элемента 51 и прошедшей перый элемент И 26, третий элемент 27 а 34З (с,д = 4k ) и первый элемент

И 28. После записи первых И отсчеов U;(i = 1, N) в первый блок 9,знаения этих отсчетов одновременно засываются в R-разрядном двоичном па" аллельном коде в сумматор 11 при по- 20 туплении на управляющий вход третьего ключевого блока 10 разрешающего мпульса, сформированного из послеовательности импульсов, снимаемой

С выхода второго элемента 51 и про едшей пятый элемент 30 на 5 а< (Г р б ) и второй элемент И 31. В сумматоре 11 вычисляется сумма N преобазованных в делителе 8 отсчетов

; (= 1, И) .

Результат суммирования в R-разядном двоичном параллельном коде с

ыхода сумматора 11 под действием мпульса считывания, поступившего с

ыхода шестого элемента 32 HG В>(6 д=

7zc,) считывается в умножитель 12, где осуществляется умножение полученной суммы на. величину пикфактора П принимаемой смеси сигнала и гладких

Помех. Для сигналов с амплитудой ма40 яипуляции П 2, для сигналов с угловыми видами модуляции П т 1,41, для сигналов с амплитудной и однополосной модуляцией П ж 3,3.

Таким образом, в первом блоке 13 после обработки первых отсчетов записана величина

Мо= ПИОНА где Мо= И (iе 1 N), М

Величина Мо является исходным значением, а М вЂ” текущим значением поро1 га, по отношению к которому осуществляется первичная классификация обрабатываемого отсчета U, Если П„ АМ то отсчет классифицируется как относящийся к гладкой составляющей принимаемой смеси сигнала и помех. Если

У; М U Ì, то отсчет может относиться к импульсной помехе или мощной сосредоточенной помехе от радиостанции, которая или включилась для передачи, или излучает сигнал с амплитудной или однополосной модуляцией. В этом случае необходима вторичная классификация обрабатываемого отсчета Ц .

Вторичная классификация отсчета осуществляется с помощью третьего регистра 15 разрядности (К+1) и дешифратора 16. Существо вторичной классификации состоит в том, что если выброс отсчета относится к сосредоточенной помехе, то число таких последовательных отсчетов L будет больше числа аналогичных отсчетов К, но принадлежащих импульсной помехе (ИП) максимальной длительности, где

L =

1 àõñ

Г „ьг. t

Поэтому, если Р (К, то отсчет относится к ИП, а если P )

М, с первого блока 13.Если U; Mo (i" И+1), то блок 14 формирует сигнал логического "0" который считывается тактовым импульсом, поступающим с выхода второго элемента 51 на

bZ(t 7=д ) в третий регистр 15.

1408533

Если на (К+1)-м выходе третьего

"регистра 15 будет сигнал логического

"О", а на остальных выходах, не считая первого, любые значения ("О" или

"1"), то на выходе дешифратора 16 формируется сигнал логического "О" °

Если на (К+1)-м выходе третьего регистра 15 будет сигнал логической

"1", а на остальных выходах, не считая первого, хотя бы один "О", то дешифратор 16 формирует на .выходе сигнал логической "1".

Если на всех выходах третьего регистра 15 будут сигналы логической

"1", то дешифратор 16 формирует на выходе сигнал логического "О", так как в этом случае обрабатываемый отсчет относится к мощной сосредоточенной помехе. При этом далее сигнал 20 логического "О" формируется на выходе дешифратора 16 вне зависимости от состояния выходов третьего регистра

15 ("О" или "1") до тех пор, пока на его (К+1)-м выходе не появится сигнал логического "О". После этого дешифратор 16 опять начинает формировать выходные сигналы по описанному правилу.

Сигнал логического "О" или "1" с выхода дешифратора 16 поступает на вход второго триггера 17.

До тех по пока К отсчетов

U;(i = N+1), (N+K)) не заполнят второй блок 37 и К отсчетов среднего значения М не заполнят третий блок

52, на выходе дешифратора 16 формируется,с9гнал логического "О" (где

j = О, S S К) ° При этом пятый ключевой блок 46 закрыт на цифроаналоговый преобразователь не поступают остчеты и,соответственно, на элемент

2 не поступает управляющее воздействие. После прихода К-ro отсчета

U-(i = N+K) полностью заполняются

45 второй блок 37, третий блок 52 и четвертый регистр 40, имеющие разрядность К, а также третий регистр i5 имеющий разрядность К+1; Сигнал с выхода второго регистра 40, считанный импульсом с выхода второго элемента

51 íà д2 (зд =-6 ), изменяет состояние третьего триггера 43, открывая шестой элемент И 35.

Считывание (0+1)-го отсчета К-ro 55 разряда из второго блока 37 во второй блок 44 и первого среднего значения М из третьего блока 52 в третий блок

53 осуществляется импульсом с выхода восьмого элемента 36 на дГ (<»gg =26c ).

Одновременно этот импульс осуществляет считывание информации с К разрядов третьего регистра 15 (с 2-го по (K+1) — и разряд) в дешифратор 16, формирующий на выходе сигнал логического

"О" или "1"

Если на выходе дешифратора 16, входящего в состав реле 54, сформирован сигнал логического "0", то считанный из второго блока 37 отсчет относится к гладкой составляющей смеси сигнала и помех.

При этом напряжение с первого выхода, второго триггера 17 открывает пятый элемент И 18,,тогда тактовый импульс с выхода девятого элемента 38 на ьТ ("3 h,o= 3ьс) проходит пятый элемент И 18, поступая одновременно на входы считывания второго блока 44 и третьего блока 53 через четвертый элемент ИЛИ 48 и на (К+1)-й вход четвертого ключевого блока 45.

Тогда значение отсчета д, записанное во втором блоке 44, поступает на первый разряд первого блока 9 через четвертый ключевой блок 45, блок 7 и делитель 8. После этого на тактовый вход первого блока 9 через десятый элемент 20 на дГ (»„«= 4дс, ), шестой элемент И 35 и первый элемент ИЛИ 28 поступает тактовый импульс, сдвигая записанные отсчеты на один разряд и освобождая первый разряд первого блока 9 для записи следующего отсчета.

Далее устройство работает аналогично изложенному, Импульс с выхода четвертого элемента ИЛИ 48 считывает из тре ьего блока 53 значение среднего М .() e О,S) в цифроаналоговый преобразователь 47, используемое для формирования управляющего воздействия. Так как значение отсчета с выхода второго блока 44 в цифроаналоговый преобразователь не поступило, то тактовым импульсом с выхода пятого элемента 30 значение среднего в цифроаналоговом преобразователе 47 стирается, подготавливая устройство для использования следующего отсчета среднего значения.

Если на выходе дешифратора 16 сформирован сигнал логической "1", то считываемый из второго блока 37 отсчет относится к импульсу помехи,При этом второй триггер 17 изменяет свое состояние, закрывая пятый элемент

1408533

20

М вЂ” текущее среднее значение принимаемой смеси сигнала и гладкой помехи;

М» 25

М = MII т.е. M= ;

I> N+K.

Отличие текущего M и первичного М, средних значений состоит в том, что

1 при определении значения Мо могут быть использованы отсчеты, относящиеся к импульсам помехи, а М включает только те отсчеты из множества отсчетов fU;) (i > 1), которые относятся к значениям смеси сигнала и гладкой составляющей помехи.

Для осуществления арифметических операций деления в делителе 8, суммирования в сумматоре 11 и умножения в умножителе 12 используются тактовые"" импульсы, формируемые генератором 49.

Эта импульсная последовательность делится в делителе 50 на величину,обеспечивающую выполнение условия:

<< as cyat ти где F — частота следования импульти сов, формируемых генерато 50 ром 49;

a t — интервал квантования огибающей принимаемого сигнала

0 (F = — ). кВ

55 — величина шага задержки импульсной последовательности, си т.e, %

И 18, исключая тем самым воэможность записи этого отсчета в первый блок 9, и открывая четвертый элемент И 19 через который импульс с выхода девя5 того элемента 38 на ьГ (, д,,р3дг) одновременно проходит на (К+1)-й вход пятого ключевого блока 46 и через четвертый элемент ИЛИ 48 на третий блок 53 и на второй блок 44, про- 10 пуская отсчеты, считанные из второго блока 44 и третьего блока 53, в цифроаналоговый преобразователь 47, где формируется управляющее напряжение, ! изменяющее коэффициент ослабления элемента 2 в число раз, определяемое величиной отношения (U1 »

С = — для U„> М, ie (N+1), I; !

je0 S S I (1 где

При этом aF> t, где t „— мака макс а мк кс симальное время выполнения арифметической операции в делителе 8, сумматоре 11 и умножителе 12.

Схема установки исходного состояния третьего триггера 43 аналогична схеме установки исходного состояния первого триггера 23 и содержит вто-. рой инвертор 41 и седьмой элемент

И 42. Этим же импульсом осуществляется установка исходного состояния третьего триггера 43.

Величина задержки принимаемой смеси сигналов и помех в первом элементе 1 составляет величину, равную

"л 1 ° !

Формула изобретения

Устройство защиты от импульсных помех, содержащее формирователь управляющего напряжения, реле времени, соединенные последовательно первый элемент задержки, вход которого являI ется входом устройства защиты от импульсных помех, и элемент с переменным коэффициентом передачи, выход которого является выходом устройства защиты от импульсных помех, соединенные последовательно усилитель с автоматической регулировкой усиления, вход которого соединен с входом устройства защиты от импульсных помех, и детектор мгновенных значений, о т л ич а ю щ е е с я тем, что, с целью повышения помехоустойчивости в условиях одновременного воздействия узкополосных и импульсных помех, в него введены соединенные последовательно генератор тактовых импульсов, делитель частоты, второй элемент задержки, первый элемент И,третий элемент задержки и первый элемент ИЛИ, четвертый элемент задержки, вход которого соединен с выходом второго элемента задержки, соединенные последовательно пятый элемент задержки, вход которого соединен с выходом второго элемента задержки, второй элемент И, шестой элемент задержки и седьмой элемент задержки, соединенные последовательно второй элемент ИЛИ, первый регистр сдвига, тактовый вход которого соединен с выходом четвертого элемента задержки, и первый триггер, первый выход которого соединен с другим входом первого элемента И, а второй выход соединен с другим входом

1408533

12 второго элемента И, соединенные по. следовательно первый инвертор, вход которого соединен с выходом первого регистра сдвига, и третий элемент И, 5 два других входа которого соединены с вторым выходом первого триггера и выходом второго элемента задержки соответственнО, а выход соединен с входом начальной установки первого триггера, соединенные последовательно восьмой элемент задержки, вход которого соединен с вЫходом второго элемента задержки, девятый элемент задержки H четвертый элемент И, соединенные последовательно второй триггер, пятый элемент И, другой вход которого соединен с выходом девятого элемента задержки, десятый элемент задержки и шестой элемент И, выход которого соединен с другим входом первого элемента ИЛИ, соединенные последовательно третий элемент ИЛИ,второй регистр сдвига, третий триггер, выход которого соединен с другим вхо- э5 дом шестого элемента И, и седьмой элемент И, выход которого соединен с входами начальной установки второго и третьего триггеров, второй инвертор, вход которого соединен с выходом второго регистра сдвига, а выход соединенс вторым входом седьмого элемента И, четвертый элемент ИЛИ, первый и вто- рой выходы которого соединены соответственно с выходами четвертого и пятого элементов И, аналого-цифровой пре- З5 образователь, вход и тактовый вход которого соединены соответственно с вы" . ходом детектора мгновенных значений и выходом делителя частоты, первый ключевой блок, входы которого соединены 4О с соответствующими выходами аналогоцифрового преобразователя, а управляющий вход соединен с первым выходом первого триггера, второй ключевой блок, каждый вход которого соединен с 45 соответствующим входом второго элемента ИЛИ и соответствующим выходом аналого-цифрового преобразователя, а управляющий вход соединен с вторым выходом первого триггера, блок элемен-50 тов ИЛИ, каждый вход из первой группы. входов которого соединен с соответствующим выходом первого ключевого блока, делитель на постоянное число, входы которого соединены с соответ- 55 ствующими выходами блока элементов

ИЛИ, вход считывания соединен с выходом второго элемента задержки, а тактовый вход соединен с выходом генератора тактовых импульсов, первый блок регистров сдвига, входы которого соединены с соответствующими выходами делителя на постоянное число, а тактовый вход соединенс выходом первого элемента ИЛИ, третий ключевой блок, каждый, вход которого соединен с соответствующим выходом первого блока регистров сдвига, а управляющий вход соединен с выходом второго элемента

И, сумматор, каждый вход которого соединен с соответствующим выходом третьего ключевого блока, вход считывания соединен с выходом шестого элемента задержки, а тактовый вход соединен с выходом генератора тактовых импульсов, умножитель на постоянное число, каждый вход которого соединен с соответствующим выходом сумматора, вход считывания соединен с выходом седьмого элемента задержки, а тактовый вход соединей с выходом генератора тактовых импульсов, первый блок оперативной памяти, входы которого соединены с соответствующими выходами умножителя на постоянное число и тактовый вход соединен. с выходом делителя частоты, блок сравнения, каждый из входов первой группы входов кото рого соединен с соответствующим выходом первого блока оперативной памяти, каждый из входов второй группы входов соединен с соответствующим выходом второго ключевого блока и соответствующим входом третьего элемента ИЛИ, а вход считывания соединен с выходом второго элемента задержки, тактовым входом второго регистра сдвига и третьим входом седьмого элемента И; четвертый ключевой блок, управляющий вход которого соединен с выходом пятого элемента И, а каждый выход соединен с соответствующим входом из второй группы входов блоков элементов

ИЛИ, второй блок регистров сдвига,каждый вход которого соединен с соответствующим выходом второго ключевого блока, а тактовый вход соединен с вы-... ходом восьмого элемента задержки,второй блок оперативной памяти, каждый вход которого соединен с соответствующим выходом второго блока регистров сдвига, TBKToBbln вход соединен с выходом четвертого элемента ИЛИ, а каждый выход соединен с соответствующим входом четвертого ключевого блока, третий блок регистров сдвига,каж14

1408533

Составитель Н, Мельников

Техред N.Äèäûê

Корректор М. Демчик

Редактор Н. Тупица

Подписное

Заказ 3361/57 . Тираж 660

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 дый вход которого соединен с соответствующим выходом первого блока оперативной памяти, а тактовый вход сое, динен с выходом восьмого элемента задержки, третий блок памяти, каждый

5 вход которого соединен с соответствующим выходом третьего блока регистров сдвига, вход соединен с выходом четвертого элемента ИЛИ, пятый ключе- 1О вой блок, каждый вход которого соединен с соответствующим выходом второго блока оперативной памяти, а управляю щий вход соединен с выходом четвертого элемента И, реле времени выполнено в виде третьего регистра сдвига, вход которого соединен с выходом сравнения, а тактовый вход соединен с выходом восьмого элемента задержки, и дешифратора, каждый из входов которого соединен с соответствующим выходом третьего регистра сдвига, а выход соесоединен с другим входом второго триггера, выход которого соединен с другим входом четвертого элемента И, формирователь управляющего напряжения выполнен в виде цифроаналогового преобразователя, выход которого соединен с управляющим входом элемента с изме ненным коэффициентом передачи, каждый вход соединен с соответствующим выходом пятого ключевого блока, каждый вход опорного напряжения соединен с соответствующим выходом третьего блока оперативной памяти, а вход начальной установки соединен с выходом пятого элемента задержки.