Устройство для отображения информации на экране телевизионного приемника

Устройство для отображения информации на экране телевизионного приемника

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении телевизионных систем обработки изображений . . Цель изобретения - Повышение достоверности отображаемой информации за счет устранения границ ложных контуров изображения. Устройство содержит первый 1, sTopjjie 5 и третий 9 блоки оперативной памяти, управляемый блок 2 задержки, мультиплексор 3, первый 4 и второй 5 коммутаторы , цифроаналоговый преобразователь 7, телевизионньй приемник 8, i (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (s1> 4 С 09 С 1/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К Д BTOPCHGMV СВИДЕТЕЛЬСТВУ (21) 4146571/24-24 (22) 14.11.86 (46) 15.07.88. Бюл. Р 26 (71) Ленинградский электротехнический институт связи им, проф. Бонч-Бруевича (72) Ю.А.Евгенов и А.Л.Толстов (53) 681.327.11(088.8) (56) Вудс P.Э., Гонсалес Р,С. Цифро-. вые методы улучшения изображения в реальном масштабе времени. ТИИЭР, 1981, т. 69, К- 5, с. 182-185.

Бунин А.Ф., Воскобойников Л.И. Нелинейная поэлементная обработка телевизионных изображений в режиме реального времени/.Техника средств связи. Серия: Техника телевидения, 1984, вып. 3, с. 116-117.

„„SU„„ 1410095 (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ HA ЭКРАНЕ ТЕЛЕВИЗИОННОГО

ПРИЕМНИКА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении телевизионных систем обработки изображений.. Цель изобретения — Повышение достоверности отображаемой информации за счет устранения границ ложных контуров изображения. Устройство содержит первый 1, вторые 5 и третий 9 блоки оперативной памяти, управляемый блок 2 задержки, мультиплексор 3, первый 4 и второй 5 комм таторы, цмфроааалоговым цреобрааователь 7, телевизионный приемник 8, t:

1410095 реверсивный счетчик 10, блок 11 срав- изображения, хранящегося в первом нения, управляемый делитель 12 часто- блоке 1 памяти, в соответствии с проты, элемент И 13, формирователь 14 извольными характеристиками преобракодов преобразования с соответствую- зования, занесенными во вторые блоки щими связями. Устройство обеспечивает 5 памяти из формирователя 14 кодов преобразование переходов яркости преобразования. 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении телевизионных систем обработки изображений. (Цель изобретения — повышение досi товерности отображаемой информации за счет устранения границ ложных контуров изображения.

Иа чертеже представлена структурная схема устройства.

Устройство содержит первый блок 1 оперативной памяти, управляемый блок 2 задержки, мультиплексор 3, первый коммутатор 4, N вторых блоков 5 опе ративнойй памяти, второй коммутатор б, цифроаналоговый преобразователь 7, телевизионный приемник 8, третий блок

9 оперативной памяти, реверсивный счетчик 10, блок 11 сравнения, управ- 0, ляемый делитель частоты 12, элемент

И 13, формирователь 14 кодов, состо, ящий, например, из клавиатуры, регистров и коммутатора (не показаны).

Устройство работает следующим образом.

В первом блоке 1 памяти хранится и-разрядный сигнал изображения, который необходимо подвергнуть обработке, где и — число разрядов в сигнале изображения, и К-разрядный код номера области, где К вЂ” число разрядов кода номера области. и-разрядный сигнал изображения с первого: выхода первого блока 1 памяти поступает на управляемый блок 2 задержки, с выхода которого он подается через мультиплексор

3 на информационный вход первого коммутатора 4. С выхода первого коммутатора 4 сигнал изображения поступает на и-разрядный адресный вход одного из N вторых блоков 5 памяти, в которые предварительно записаны характеристики преобразования, причем Б вторых блоков 5 памяти разбиты на ) групп по i блоков 5 памяти в каждой.

При этом в каждой группе записаны характеристики преобразования одного и того же вида: например, выпуклая, вогнутая, Б, N-образные и т.д, Причем в первом блоке 5 памяти каждой группы записана линейная характеристика преобразования, в i-м блоке 5 памяти каждой группы записана характеристика преобразования с максимальным отклонением от линейной, а в 2, 3, (i-2), (i-,1)-м блоках 5 памяти записаны характеристики преобразования, промежуточные по форме между линейной и максимальной. С выхода одного из N вторых блоков 5 памяти преобразованный сигнал изображения через второй коммутатор 6 поступает на цифроаналоговый преобразователь 7, с выхода которого аналоговый сигнал изображения подается на телевизионный приемник 8, воспроизводящий изображение.

При загрузке значений характеристики преобразования формирователь 14 кодов одноразрядным сигналом с второго выхода производит коммутацию мультиплексора 3, в результате чего на адресный вход выбранного первым коммутатором 4 второго блока 5 памяти подаются по и-разрядной шине сигналы ,адресов, а на информационный и управляющий входы этого же блока 5 памяти поступают значения программируемой характеристики преобразования и сигнал управления режимом работы N вторых блоков 5 памяти "Запись-считывание" из формирователя 14 кодов,.Причем в режиме программирования характеристик преобразования первый коммутатор 4 в соответствии с тп-разрядным кодом выбора характеристики преобразования, где m = log N поступающим

3 14100 с третьего выхода формирователя 14 кодов, подключает к виходу мультиплексора 3 только один из N вторых блоков 5 памяти, а в режиме обработки сигнала изображения первый коммутатор 4 подает сигнал иэображения с выхода мультиплексора 3 одновременно на адресные входы всех N вторых блоков 5 памяти, а выбор характеристики преобразования производится вторым коммутатором 6, на управляющие входы которого поступает m-разрядный код, образующийся l-разрядным кодом, где 1 = log j, поступающим с второго выхода третьего блока 9 памяти, и р-разрядным кодом, где р = 1од поступающим с выхода реверсивного счетчика 10, При загрузке m-разрядного кода в третий блок 9 памяти на второй адресный информационный и управляющий входы третьего блока 9 памяти с шестого выхода формирователя 14 кодов преобразования поступает Ь разрядный код, >5 где h = К + m + 1, который содержит в себе К-разрядный код, сигнал адресов, m-разрядный код данных и сигнал управления режимом работы третьего блока 9 памяти "Запись-считывание".

При обработке сигнала изображения, т,е. при считывании его из и-разрядов первого блока 1 памяти, одновременно с ним считывается из К-разрядов первого блока 1 памяти К-разрядный код номера области изображения, который поступает на первый адресный вход третьего блока 9 памяти. Каждому номеру области изображения, подвергающейся избирательной обработке, соот40 ветс твует свой, выбранный оператором и введенньпI им в третий блок 9 памяти через формирователь 14 кодов преобразования m-разрядный код.

На первом и втором выходах третье45

ro блока 9 памяти формируются соответственно р и 1-разрядные коды (р + 1 = m, где р = 1о, 1; 1 = log j, причем 1-разрядный код, производящий. выбор одной из -групп, поступает на второй управляющий вход второго коммутатора 6, а р-разрядный код, производящий выбор i-ro блока 9 памяти в

)-й группе, поступает на второй вход блока 11 сравнения. На первый вход блока 11 сравнения поступает р-разрядный код с выхода реверсивного .четчика 10, который производит под;ет импульсов тактовой частоты, значение которой определяет время развертки одного элемента иэображения, поступающих на тактовый вход реверсивного счетчика 10 через элемент И

13 и управляемый делитель 12 частоты с третьего выхода первого блока памяти. Блок 11 сравнения производит сравнение р-разрядных кодов, поступающих на соответственно первый и второй его входы. Если р-разрядный код на втором входе блока !1 сравнения меньше р-разрядного кода на первом его входе, то на одном из выходов блока 11 сравнения Формируется сигнал, который поступает на один из управляющих входов реверсивного счетчика 1О и переводит его в режим суммирования. При этом код на выходе реверсивного счетчика 10 начинает увеличиваться. Увеличение кода происходит до тех пор, пока коды на первом и втором входах блока 11 сравнения не станут равны. При этом на одном из выходов блока 11 сравнения формируется сигнал, который поступает на первый вход элемента И 13 и запрещает подачу тактовой частоты на синхрониэирующий вход реверсивного счетчика

10, в результате чего подсчет импульсов тактовой частоты прекращается, В случае если код на втором входе блока 11 сравнения больше, чем на первом входе, то на одном из выходов блока 11 сравнения формируется сигнал., подающийся на один из управляющих входов реверсивного счетчика 10 и переводящей его в режим вычитания.

Таким образом, на выходе реверсивного счетчика 10 формируется р-разрядный код, который производит перебор i-х блоков 5 памяти в j-й группе, выбранной ранее 1-разрядным кодом. В результате сигнал изображения, поступающий на информационный вход первого коммутатора 4 подается в соответствии с р, 1-разрядными кодами попеременно на i-e блоки 5 памяти в

j-A группе, т,е. происходит его обработка в соответствии с характеристи- ками преобразования как с максимальным отклонением от линейной, так и промежуточными по форме между линейной и максимальной, а также линейной.

Сигнал изображения может подвергаться обработке не только всеми характерис гиками преобразования в группе, то и частью рядом стоящих.

141

Составитель О. Цапко

Редактор А.Лежнина

Техред М. Ходанич Корректор М.Шароши

Заказ 3485/48 Тираж 459 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 и первым управляющим входом второго коммутатора, второй информационный вход блока сравнения и информационный вход реверсивного счетчика подключены к первому выходу второго блока оперативной памяти, второй выход которого соединен с вторым управляющим входом второго коммутатора, информационный вход управляемого блока задержки подкдючен к первому выходу первого блока оперативной памяти, второй выход которого соединен с первым адресным входом второго блока оперативной памяти, второй адресный, информационный и управляющий входы которого подключены к шестому выходу формирова0095 8 теля кодов, седьмой выход которого соединен с управляющими входами управляемых блоков задержки и делителя частоты, третий выход первого .5 блока оперативной памяти подключен к первому входу элемента И и тактовому входу управляемого блока задержки выход которого соединен с вторым информационным входом мультиплексора, выходы "Меньше", "Больше" и "Равно" блока сравнения подключены соответственно к входам суммирования и вычитания реверсивного счетчика и второму входу элемента И, вход записи реверсивного счетчика соединен с восьмым выходом формирователя кодов.