Интегрирующий преобразователь напряжения в код

Интегрирующий преобразователь напряжения в код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области электроизмерительной техники и может быть использовано для создания высокоточных вольтметров постоянного тока . Цель изобретения - повышение точности . Поставленная цель достигается тем, что в известный интегрирующий преобразователь напряжения в код введены шестой, седьмой, восьмой, девятый и десятый ключи, первый и второй повторители напряжения, первый и второй операционные усилители, первьй и второй резисторы, делитель напряжения , конденсатор, источник жительного образцового тока, причем четвертый и пятый входы суммирующего интегратора соединены соответственно со входом и выходом шестого ключа, выход первого ключа через первый повторитель напряжения и последовательно соединенные первый и второй резисторы связан с первым входом суммирующего интегратора. Инвертирующий вход и выход первого операционного усилителя подключены соответственно к общей точке первого и второго резисторов и точке соединения второго резистора и первого входа суммирующего интегратора, выход первого ключа связан через седьмой ключ с неинвертирующим входом первого операционного усилителя и входом восьмого ключа, выход которого соединен с общей шиной, Неинвертирующий и инвертирующий входы второго операционного усилителя подключены к выходу суммирующего интегратора и выходу делителя напряжения : соответственно, а выход второго операционного усилителя через девятый ключ связан с входом второго повторителя напряжения, первой обкладкой конденсатора, входом десятого ключа, выходом источника положительного обг разцового тока и первым входом третьего сравнивающего устройства, выход десятого ключа и вторая обкладка конденсатора соединены с общей шиной, десятьй выход устройства управления, подключен к объединенным входам стробирования первого и второго сравнивающих устройств. Выходы устройства управления с одиннадцатого по шестнадцатый связаны с вторьм информационным входом преобразователя интервалов времени в код и входами управления шестого, седьмого, восьмого , девятого и десятого ключей соответственно . 2 з.п. ф-лы, 7 ил. (Л ND СД

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

oe) аи (51) 4 H 03 М 1/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСНОМЪ(СВИДЕТЕЛЬСТВУ (21) 4162803/24-24 (22) 16. 12.86 (46) 15.07.88. Бюл. У 26 (71) Пензенский политехнический институт (72) Э.К.Шахов, Е.А.Щигирев, В.А.Юрманов и Н.А.Сипягин (53) 681. 325 (088. 8) (56) Иартяшин А.И., Шахов Э.К., Шляндин В.М. Преобразователи электрических параметров для систем контроля и измерения. И.:Энергия, 1976, с.62.

Измерение, контроль, автоматика.

1984, N 2, с. 24-25. (54) ИНТЕГРИРУЮЩИЙ ПРЕОБРАЗОВАТЕЛЪ

НАПРЯМБНИЯ В КОД (57) Изобретение относится к области электроизмерительной техники и может быть использовано для создания высокоточных вольтметров постоянного тока. Цель изобретения — повышение точности. Поставленная цель достигается тем, что в известный интегрирующий преобразователь напряжения в код введены шестой, седьмой, восьмой, девятый и десятый ключи, первый и второй повторители напряжения, первый и второй операционные усилители, первый и второй резисторы, делитель напряжения, конденсатор, источник поло жительного образцового тока, причем четвертый и пятый входы суммирующего интегратора соединены соответственно со входом и выходом шестого ключа, выход nepaoro ключа через первый повторитель напряжения и последовательно соединенные первый и второй резисторы связан с первым входом суммирующего интегратора. Инвертирующий вход и выход первого операционного усилителя подключены соответственно к общей точке первого и второго резисторов и точке соединения второго резистора и первого входа суммирующего интегратора, выход первого ключа связан через седьмой ключ с неинвертирующим входом первого операционного усилителя ивходом восьмогоключа, выход которого соединен с общей шиной, Неинвертирующий и инвертирующий входы второго операционного усилителя подключены к выходу суммирующего интегратора и выходу делителя напряжения а соответственно, а выход второго операционного усилителя через девятый ключ связан с входом второго повторителя напряжения., первой обкладкой конденсатора, входом десятого ключа, выходом источника положительного об разцового тока и первым входом третьего сравнивающего устройства, выход „р десятого ключа и вторая обкладка конденсатора соединены с общей шиной, десятый выход устройства управления, подключен к объединенным входам стробирования первого и второго сравнивающих устройств. Выходы устройства © управления с одиннадцатого по шестнадцатый связаны с вторым информационным входом преобразователя интервалов времени в код и входами управления шестого, седьмого, восьмого девятого и десятого ключей соответственно. 2 з.п. ф-лы, 7 ил. l 41027 5

Изобретение относится к электро измерительной технике и может быть использовано для создания высокоточ-! ,,ных вольтметров постоянного тока.

Целью изобретения является повы шение точности преобразования.

На фиг. 1 приведена структурная ! схема преобразователя; на фиг. 2 функциональная схема одного из возожных вариантов реализации блока управления; на фиг. 3 — временная иаграмма его работы; на фиг. 4— ункциональная схема блока преобразоания интервалов времени в код; на 15 иг. 5 — временная диаграмма его раоты; на фиг. 6 — временная диаграма работы всего устройства; на иг. 7 — весовая функция.

Преобразователь (фиг. 1) содержит люч 1, суммирующий интегратор 2, люч 3, источник 4 положительного порного напряжения, ключи 5 и 6, исочник 7 отрицательного опорного апряжения, блоки сравнения 9-11 25 лок 12 управления, источник 13 полоитель toro порогового напряжения, исочник 14 отрицательного порогового апряжения, блок 15 преобразования нтервалов времени в код, ключ 16, 30 овторитель напряжения 17, токоограичивающие элементы (резисторы) 18

19, операционный усилитель 20, лючи 2 1 и 22, операционный усилиель 23, делитель напряжения 24, люч 25, повторитель напряжения 26, акопительный элемент (конденсатор) 7, ключ 28, источник 29 положителього образцового тока.

Функциональная схема блока 12 правления приведена на фиг. 2 и соержит делитель 30 частоты, двоично— десятичный счетчик 31, конденсатор

: 2 ° мультиплексоры 33 и 34, элемен ы ИЛИ 35 и 36, элементы И 37 и 38, триггер 39, конденсатор 40, тригге1 ы 41-43, конденсатор 44, элемент

1ФСКЛЮЧАЮЩЕЕ ИЛИ 45, элемент задержки

46, триггер 47, элемент И 48.

Функциональная схема блока 15 преобразования интервалов времени в код приведена на фиг. 4 и содержит генератор 49 импульсов опорной частоты, . лементы И 50-53, реверсивные счетчики 54 и 55, элементы И 56 и 57, параллельные регистры 58 и 59.

Устройство осуществляет преобра.зование конвейерным способом за два равных и фиксированных по длительности Цикла Т =Т1, . Ллгоритм функцио1 нирования устройства основан на использовании одновременного интегрирования входного и опорных напряжений за фиксированный интервал времени Т 1 . Отрицательное опорное напряжение — U„ в течение времени Т „ постоянно присутствует на третьем входе суммирующеro интегратора 2.

Подключение и отключение +Uq происходит в вомент достижения выходным напряжением U (gl суммирующего интегратора 2 пороговых уровней

+U,и -U л соответственно. В резульП1 тате на шестом выходе блока 12 управления формируются временные интервалы д Т . (фиг. 6). По оконча/

1 нии интервала времени Т, входное напряжение U и отрицательное опорное напряжение -U ù, оoтключаются от соответствующих входов суммирующего интегратора 2 и интегрируется только положительное опорное напряжение Uo до момента равенства значений напряжений U > <<1 и U tt< В результате формируется интервал времени Л Т1.

Далее происходит уточнение значепия входного напряжения U

Б момент времени 1:, во втором

1 измерительном тракте ключ 25 замыкается, а ключ 28 размыкается, вследствие чего выходное напряжение интегратора 2 усиливается с помощью операционнрго усилителя 23 в К> раз (К— коэффициент деления делителя 24 напряжения) и запоминается на конденсаторе 27. Далее в момент времени замыкается ключ 16 и выходное напряжение U< +> суммирующего интегратора

2 уменьшается до нуля. Интервал времени Cj 0,, соответствующий значению напряжения 0 „, формируется на одиннадцатом выходе блока l2 управления в результате списывания этого напряжения до нулевого значения током +Хо от источника 2 9 положительного образцового тока (ключи 25,28 разомкнуты).

Фиксация нулевого уровня осуществляет ся сравнивающим устройством 11. Повторитель 26 напряжения, обладающий высоким входным сопротивлением, предотвращает разряд конденсатора 27 через делитель 24 напряжения.

Работа устройства во втором цикле отличается только противоположной полярностью напряжения U>, подаваемого на первый вход суммирующего интегратора 2. Изменение полярности

14102

U< осуществляется с помощью реверсивного переключателя (фиг.1), содержащего ключи 21 и 22, повторитель напряжения 17, операционный усилитель 20, резисторы 18 и 19. Операционный усилитель 20 и резисторы 18 и 19, имеющие одинаковые значения сопротивлений, образуют инвертирующий усилитель с единичным коэффициентом усиления. Повторитель 17 напряжения обеспечивает высокое входное сопротивление устройства. Для инверсии знака Uz необходимо ключ

21 разомкнуть, а ключ 22 замкнуть.

При замкнутом состоянии ключа 21 и разомкнутом состоянии ключа 22 знак

U< сохраняется. Переключение полярно0 сти входного напряжения позволяет практически без потери информации 20 об измеряемой величине реализовать для собственных шумов аналоговой части преобразователя весовую функцию (фиг.9),применение которой дает возможность исключить влияние 25 напряжения смещения и его дрейфа на точность преобразования. Цифровой эквивалент N„ напряжения U„ можно получить путем преобразования информативных интервалов времени d Т ., dT",,АТ,,лТ,de „,d8 (см.временные диаграммы) в соответствующие коды

/ II

N., N N <, N<, N8 N8 и последун щего алгебраического суммирования этих кодов в блоке преобразования 15

35 интервалов времени в код:

11„= 1 7N ",.— XN N;N,+j (-N где j — коэффициент учитывающЖ количество уточняемых с помощью второго измерительного тракта разрядов 40 выходного кода.

Поскольку результат преобразования определяется суммой непримыкающих временных интервалов, то для исключения накопления погрешности кванто- 45 вания необходимо синхронизировать начало и конец каждого интервала (в нашем случае кроме d 6„ d 8< опорной частотой fo. В преобразователе подобная синхронизация осуществляется

50 путем подачи импульсов соответствующей частоты на входы стробирования сравниванмцих устройств 9 и 10.

Рассмотрим работу блока 12 управления в соответствии с временными диаграммами, приведенными на фиг. 3.

Импульсы с выхода делителя 30 часто- . ты поступают на вход двоично-десятичного счетчика 31, управляющего рабо75

4 той мультиплексора 33 и 34, на информационные входы этих мультиплексоров уровни логического нуля и логической единицы поданы таким образом, что на их прямых выходах воспроизводятся импульсные последовательности с периодом, равным длительности цикла измерения Т> и длительностью импульса равной: для мультиплексора 33 — дли-. тельности временного интервала То

О1 В для второго мультиплексора -длительности временного интервала То (фиг.2 и фиг.3). Сигнал с прямого выхода мультиплексора 33 используется для .управления работой ключей 1 и 6, а с инверсного выхода — для управления работой ключа 8. Импульсная последовательность с инверсного выхода второго мильтиплексора 34 управляет работой ключа 16.

Управляющий сигнал для ключа 3 и информативные интервалы времени Т.

1 поступают с прямого выхода первого

IK-триггера 41, а с его инверсного выхода управляется ключ 5, причем по

I-входу триггер 41 реагирует на передние фронты в импульсных последовательностях А и I<, а по К вЂ” входуна передние фронты в последовательности Д (фиг. 3) . Сигнал управления ключом 22 получается при совпадении сигналов А и К с последующей инверсией. Ключ 21 управляется импульсной последовательностью, являющейся результатом логического сложения сигналов А и К . Управление ключами

25 и 28 осуществляется с прямых выходов IK-триггеров 47 и 42 соответственно, а результат совпадения сигналов с инверсных выходов триггеров

47 и 42 представляет собой информативные интервалы времени ЛО. Переключение по I-входу IK-триггера 47 и по К-входу IK-триггера 42 происходит либо передним фронтом сигнала с выхода сравнивающего устройства

10, либо передним фронтом последовательности А2 (фиг. 3). IX-триггер

47 по К-входу реагирует на передние фронты импульсов с инверсного выхода мультиплексора 34. IK-триггер 42 по

I-входу реагирует на передний фронт сигнала с выхода сравнивающего устройства 11, Сигналы на первый и второй управляющие входы блока преобразователя 15 интервалов времени в код поступают соответственно .с прямого и инверсного выходов триггера 43, на Т-вход

1410275 6

Формула изобретения которого подана последовательность

Вд с инверсного выхода мультиплексора 34. Импульсы "Сброс" формируются на выходе элемента 45 ИСКЛЮЧАЮЩЕЕ

ИЛИ при каждом изменении логического уровня на прямом выходе триггера 43. С помощью конденсаторов 40, 42, 44 на прямых выходах триггеров 39, 43 и на кодовых выходах двоично-десятич- 10 ного счетчика 31 в момент подачи питания устанавливается уровень логического нуля, что обеспечивает требуемую логику работы блока 12 управле-. ния в установившемся режиме. 15

Рассмотрим работу блока 15 в соответствии с временными диаграммами, приведенными на фиг. 7. Блок преобразования 1,5 интервалов времени в код содержит два аналогичных тракта, используемых для получения соответственно старших и младших разрядов выходного кода. Оценка старших разрядов происходит следующим образом. 25

Импульсы о пори ой частоты и д поступают на вход "Прямой счет" первого реверсивного счетчика 54 при совпадении сигналов (по уровню логической единицы) на втором и третьем вхо— дах элемента U 50, на вход "Обратный 30 счет" при совпадении сигналов на втором и третьем входах элементов U 51.

Передним фронтом импульса, появляющегося на выходе элемента U 57, в результате совпадения сигналов на его 35 входах информация с выхода первого реверсивного счетчика 54 записывается в первый регистр 58, после чего счетчик 54 вершиной этого же импуль— са устанавливается в ноль (фиг. 4 40 и фиг. 5). Процесс обновления информации на выходе регистра 58 происходит с периодом, равным двум циклам измерения. Оценка младших разрядов выходного кода происходит во стором тракте 45 аналогичным образом.

Повышение точности преобразования достигается в устройстве за счет исключения аддитивной составляющей погрешности, обусловленной влиянием напряжения смещения и его дрейфа, а также исключением всех других аддитивных составляющих погрешности, источники которых одинаково проявляют себя в первом и втором циклах (смещение порогов срабатывания схем сравнения, недоразряд конденсаторов С и С,1, и т.д. ).

1 . Ин те грирующий пр ео бр аз о в атель напряжения в код, содержащий первый ключ, информационный вход которого является входной шиной, суммирующий интегратор, первый вход которого соединен через второй ключ с выходом источника положительного опорного напряжения и через третий ключ с общей шиной, второй вход — через четвертый ключ с выходом источника отри-. цательного опорного напряжения и через пятый ключ — с общей шиной, выход суммирующего интегратора подключен к первым входам первого и второго блоков сравнения, выходы первого, второго и третьего блоков сравнения соединены с первым, вторым и третьим входами блока управления соответственно, первый вход третьего блока сравнения соединен с общей шиной, а вторые входы первого и второго бло» ков сравнения соединены с выходом источника положительного порогового напряжения и выходом источника отрицательного порогового напряжения соответственно, выходы блока управления с первого по девятый соединены,соответственно, с управляющими входами первого, второго, третьего, четвертого, пятого ключей и первым информационным входом, входом "Сброс", первым и вторым управляющими входами блока преобразования интервалов времени в код, первые выходы которого являются выходной шиной а второй выход соединен с четвертым входом блока управления, о т л и ч а ю щ и йс я тем, что, с целью повышения точности, в него введены шестой, седьмой, восьмой, девятый и десятый ключи, первый и второй повторители напряжения, первый и второй операционные усилители, первый и второй токоограничивающие элементы, делитель напряжения, накопительный элемент, источник положительного образцового тока, причем третий вход суммирующего интегратора соединен через шестой ключ с его выходом, вьжод первого ключа через первый повторитель . напряжения и последовательно соединенные первьй и второй токоограничивающие элементы с четвертым входом суммирующего интегратора, инвертирующий вход и вьжод первого операционного усилителя подключены соответст1410275

25 венно к точке соединения первого и второго токоограничивающих элементов

> к четвертому входу суммирующего интегратора, выход первого ключа соеди5 нен через седьмой ключ с неинвертирующим входом первого операционного усилителя и информационным входом восьмого ключа, выход которого соединен с общей шиной, неинвертирующий 10 вход второго операционного усилителя подключен к выходу суммирующего интегратора, а инвертирующий вход— к выходу делителя напряжения, выход второго операционного усилителя через 15 девятый ключ соединен с входом второго повторителя напряжения, первым . входом накопительного элемента, информационным входом десятого ключа, объединен с выходом источника 20 положительного образцового тока и соединен с вторым входом третьего блока сравнения, выход десятого ключа и второй вход накопительного элемента соединены с общей шиной, десятый выход блока управления подключен к входам стробирования первого и второго блоков сравнения, выходы блока управления с одиннадцатого по шестнадцатый соединены 30 с вторым информационным входом блока преобразования интервалов времени в код и управляющими входами шестого, седьмого, восьмого, -девятого и десятого ключей соответственно, вы35 ход второго повторителя напряжения подключен к входу делителя напряжения е

2. Преобразователь по п. 1, о тличающий с я тем, что блок 40 управления выполнен на делителе частоты, двоично-десятичном счетчике, двух мультиплексорах, трех

ХК вЂ” триггерах и двух счетных триггерах, трех элементах И, двух элементах 45

ИЛИ, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, элементе задержки и трех конденсаторах, причем вход делителя частоты является четвертым входом и десятым выходом блока, а выход подключен к динамическому счетному входу двоично-десятичного счетчика, вход сброса счетчика через первый конденсатор соединен с общей шиной, а его выходы подключены к соответствующим адресным входам пер вого и второго мультиплексоров, причем информационные входы первого мультиплексора с первого по седьмой являются шинами логической единицы, а восьмой, девятый и десятый входы являются шинами логического нуля, информационные входы второго мультиплексора с первого по девятый являются шинами логической единицы, а десятый вход -. шиной логического нуля, инверсный выход первого мультиплексора является пятым выходом блока, прямой выход является первым и четвертым выходами блока и подключен к первому входу первого элемента ИЛИ, инверсному входу второго элемента

ИЛИ, первому входу первого элемента

И, инверсному входу второго элемента

И и T-входу первого счетного триггера, инверсный R-вход которого через второй конденсатор соединен с общей шиной, причем второй вход первого элемента ИЛИ, точка соединения прямого входа второго элемента И и прямого динамического К-входа первого

IK-триггера, прямой динамический Iвход второго IK-триггера являются соответственно первым, вторым и третьим входами блока, выход первого элемента ИЛИ соединен с прямым динамическим I-входом первого IK-триггера, инверсный выход которого является третьим выходом блока, а прямой выход является вторым и шестым выходами блока, инверсный К-вход второго счетчика триггера через третий конденсатор подключен к общей шине, инверсный выход является девятым выходом блока, прямой выход является восьмым выходом блока и соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ и через элемент задержки соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход котрого является седьмым выходом блока, выход первого счетного триггера подключен к прямому входу второго элемента ИЛИ, выход которого является тринадцатым выходом блока, и второму выходу первого эле-, мента И, инверсный выход которого является четырнадцатым выходом блока, инверсный выход второго мультиплексора является двенадцатым выходом блока, соединен с прямым динамическим

T-входом второго счетного триггера и прямым динамическим К-входом третьего IK-триггера, выход второго элемента И подключен к прямому динамическому I-входу третьего IK-триггера и прямому динамическому К-входу второго IK-триггера, причем прямые выходы второго и третьего IK-триггеров

9 14 являются соответственно пятнадцатым и шестнадцатым выходами блока, а их ( инверсные выходы подключены к входам ! третьего элемента И, выход которого является одиннадцатым выходом блока. (1

3. Преобразователь по и. I, о т и ч а ю шийся тем, что блок еобразования интервалов времени в од выполнен на генераторе импульсов порной частоты, шести элементах И, вух реверсивных счетчиках и двух араллельных регистрах, причем выход нератора импульсов опорной частоты вляется вторым выходом блока и подючен к первым входам первого, .втоого третьего и четвертого элеменов И, вторые входы первого и второо элементов И являются первым инфорационным входом блока, а выходы ервого и второго элементов И соеди— ены соответственно с входами "Пряой счет" и "Обратный счет" первого еверсивного счетчика, вторые входы третьего и четвертого элементов И вляются вторым информационным вхоом блока, а выходы третьего и четертого элементов И подключены соот$0275 ветственно к входам "Прямой счет" и "Обратный счет" второго реверсивного счетчика, третий вход первого элемента И является первым управляющим входом блока, соединен с третьим входом четвертого элемента И и первым входом пятого элемента И, третий вход второго элемента И является вто1р рым управляющим входом блока, соединен с третьим входом третьего элемента и первым входом шестого элемента И, вторые входы пятого и шестого элементов И являются шиной "Сброс"

15 блока, выход пятого элемента И соединен с входом сброса первого реверсивного счетчика и прямым динамическим входом "Запись информации" первого параллельного регистра, вы20 ход шестого элемента И подключен к входу сброса второго реверсивного счетчика и прямому динамическому вхо-. ду "Запись информации" второго параллельного регистра, причем выходы первого и второго реверсивных счетчиков соединены с информационными входами первого и второго параллельных регистров соотвественно, выходы которых являются первым выходом блока.

1410275

1410275 мэ

ЛЯ

1410275 бЬ" Ф6

bri brt ф Г T

Составитель Н.Козлов

Техред Л.Сердюкова Корректор Г.Решетник

Редактор Н.Горват

Заказ 3495/57

Тираж 928 Попписное

ВНИИПИ Государственного комитета .СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4