Сумматор кодов фибоначчи

Сумматор кодов фибоначчи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано для суммирования кодов Фибоначчи с представлением результата суммирования в минимальной форме . Цель изобретения - повышение быстродействия. Сумматор кодов Фибоначчи содержит в каждом разряде шесть элементов И.18 - 23, четыре злемента ИЛИ 24 - 27, пять элементов НЕ 28 - 32, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 33 - 38. Сумматор кодов Фибоначчи может осуществлять кон яроль суммы, основанный на том, что появление результата суммирования в неминимальной форме свидетельствует о наличии отказа либо в неисправности в схеме. I ил.:

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ, РЕСПУБЛИН (»>SU(„) 1Ю4 С 06F 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4204271/24-24 (22) 12.01.87 (46) 23.07.88. Бюл. 11» 27 (72) А.П.Стахов, В.А.Лужецкий, ,А. И. Черняк и И. С. Соболева (53) 681 . 325. 5 (088. 8) (56) Авторское свидетельство СССР

11» 570896» кл. G 06 Р 7/49, !975.

Авторское свидетельство СССР

У 1083182, кл,G 06 Р 7/49, 1982.

1 (54) СУММАТОР КОДОВ ФИБОНАЧЧИ (57) Изобретение относится к области . вычислительной техники и может быть использовано для суммирования кодов

Фибоначчи с представлением результата суммирования в минимальной форме, Цель изобретения — повышение быстродействия. Сумматор кодов Фибоначчи содержит в каждом разряде шесть элементов И.18 — 23, четыре элемента

ИЛИ 24 — 27, пять элементов НЕ 28

32, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

33 - 38, Сумматор кодов Фибоначчи может осушествлять контроль суммы, основанный на том, что появление результата суммирования в неминималь. ной форме свидетельствует о наличии отказа либо в неисправности в схеме.

l ил.

1411?35

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах

ЭВМ, осуществляющих параллельное суммирование чисел, представленных в ко-! дах с иррациональными основаниями, с получением суммы в минимальной форме.

Цель изобретения — повышение быстродействия, 10

На чертеже представлена функцио1 нальная схема одного разряда сумматора кодов Фибоначчи.

Сумматор кодов Фибоначчи содержит в каждом разряде входы и 2 i-ro разряда первого и второго операндов сумматора, где i = l,n n — разрядность операндов, входы 3 и 4 (i — 1)го разряда первого и второго операн1 дов сумматора, вход 5 переноса из 20 (i + 2)-ro разряда сумматора, вход б запрета распространения переноса иэ ( (). + 3)-го разряда сумматора, вход 7

1 запрета распространения переноса из (i + 1)-го разряда сумматора, вход 25

8 запрета распространения переноса из (i - 2)-го разряда сумматора, вход 9 запрета распространения переноса из (i - 3)-го разряда, вход 1О запрета свертки из (i + 2)-го разряда сумматора, вход ll запрета свертки из (i - 2)-го разряда сумматора, вход

12 управления из (i — 1)-го разряда ,сумматора, вход 13 управления из (i - 2)-ro разряда, вход 14 запрета свертки из (i - 1)-го разряда сумма—

35 тора, вход 15 переноса из (i — 1)-ro разряда сумматора, вход 16 свертки из (i + 1)-ro разряда сумматора, вход

17 свертки из (i + 2)-го разряда сум40 матора, шесть элементов И 18 — 23, четыре элемента ИЛИ 24 — 27, пять элементов HE 28 — 32, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 33 - 38, выход

39 суммы данного разряда сумматора, выход 40 запрета распространения переноса данного разряда сумматора, выход 41 переноса данного разряда сумматора, выход 42 управления данного разряда сумматора, выходы 43 и

44 соответственно свертки и запрета свертки данного разряда сумматора.

Сумматор кодов Фибоначчи работает следующим образом.

Коды слагаемых поступают на вхо- Ь ды 1 — 4 сумматора.

Для пояснения функционирования сумматора введены следующие обозначения: а ° — значение i-ro разряда слага1 емого А;

Ъ -.значение i-ro разряда слага1 емого В;

6 — значение i-го разряда суммы X

Р; — сигнал переноса из i ãî разряда суммы;

Р; — сигнал .запрета распространения переноса из i-го разряда суммы;

S; - сигнал свертки из i-ro разряда суммы;

S. — сигнал запрета свертки из !

i-го разряда суммы.

Следовательно, если а; — b;= 1, то при сложении возникают переносы из х-ro разряда в (i + 1)"й (старший) и (i - 2) "й (младший) разряды сумматора.

Кроме того, для трех подряд идущих разрядов условием свертки в i-й (старший) разряд является ноль в старшем (i-м) разряде и единицы в двух младших ((i - 1)-м и (i — 2)-м) разрядах суммы, Сигнал переноса из i-го разряда сумматора формируется в соответствии с логическим выражением

Р„-= а;Ь,-Р;+ + (а; + Ь;)Р;+ а;, 1

Сигнал запрета распространения пе" реноса иэ i-ro разряда Р; является простой инверсией сигнала Р;, Сигнал свертки иэ i-го разряда сумматора формируется в соответствии со следуюшим логическим, выражением:

+ Б +2+ Р ) ((- +Ь1-)"

111+ 1-2+ Б -„) (а1-2+ Ь -2) i-2)

Б ° =

XP;„+ хP ° + также полученным на основе анализа условий, при наличии которых осуще" ствляется свертка. Сигнал запрета свертки из i-ro разряда S является

7 инверсным по отношению к сигналу S;.

В образовании сигнала суммы i-ro разряда могут участвовать следуюшие сигналы: а., Ъ,, сигнал переноса иэ

1 (i + 2)-го разряда суммы Р;, сигнал переноса из (i — 1) -ro разряда суммы Р „, сигналы свертки иэ i, (i + 1), (i + 2)-го разрядов суммы

БЛ, Б ., S „+ 2 соответственно полученным на основе анализа условий, при наличии которых возникает перенос в i-м разряде суммы, Таким образом

55 з

14117

Следовательно, значение i-го разряда суммы определяется значениями перечисленных сигналов (точнее наличием каких-либо из них либо отсут5 ствием).

Сумматор кодов Фибоначчи позволяет получать сумму кодов Фибоначчи в минимальной форме за один такт, 15

Формула изобретения

Сумматор кодов Фибоначчи, содержащий в каждом разряде первый, второй, третий, четвертый элементы И, первый, 20 второй, третий, четвертый элементы

ИЛИ, первый, второй, третий элементы

НЕ, причем входы i-го разряда первого и второго операндов, где i = 1,п, и — разрядность операндов, сумматора 25 соединены соответственно с первым и вторым входами первого элемента И данного разряда сумматора, вход переноса из (i + 2)"га разряда сумматора соединен с первым входом второго элемента И i-ro разряда сумматора, вход запрета распространения переноса из (i + 1)-ro разряда сумматора соединен с первым входом третьего элемента И

i-ro разряда сумматора, о т л и ч а— ю ш и и с я тем, что, с целью повышения быстродействия, в каждый разряд сумматора кодов Фибоначчи введены пятый, шестой элементы И, четвертый, пятый элементы НЕ, первый, второй, третий, четвертый, пятый, шестой элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, при чем третий вход первого элемента И, соединен с входом запрета -распространения переноса иэ (i + 3)-го разряда сумматора, второй вход вто45 рого элемента И соединен с вьиодом первого элемента НЕ, вход которого соединен с входом (i — 1)-го разряда.первого операнда сумматора, вход (i — 1)-ro разряда второго операнда сумматора соединен с входом второго элемента НЕ, вьиод которого соединен с третьим входом второго элемента И, четвергый вход которого соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента И, второй вход которого соединен с первым входом пятого элемента И, выходом запрета распространения переноса данно о разряда сумматора и выходом третьего элемента НЕ, вход которого соединен с выходом переноса данного разряда сумматора и выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с выходом первого элемента И и вы" ходом второго элемента И, вход i-ro разряда первого операнда сумматора соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом первого элемента ИЛИ, второй вход которого соединен с входом

i"го разряда второго операнда сумматора и первым входом второго элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход котораго соединен с входом свертки из (i + 2)-ro разряда сумматора. вход переноса из (i + 2)-ro разряда сумма.тора соединен с вторым входом перво-. го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вь хад которого соединен с первым входам третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым вхо-. дом четвертого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход которого соединен с выходом суммы данного разряда сумматора„. вход переноса из (i — 1)-га разряда сумматора и вход свертки из (i + 1)-го разряда сумматора соединень| соответственно с первым и вторым вхадамн пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. выход которого соединен с пеовым вхо-дом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. второй вход и выход которого саеднне" ны соо тв етс тв енно с выходом в торо го элемента, ИСКЛЮЧАЮЩЕЕ ИЛИ. и. вторым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход запрета свертки сумма- тора из (i + 2)-го разряда сумматора соединен с первым входом шестого элемента И, второй вход которого сае=. динен с выходом четвертого элемента

И и входом четвертого элемента НЕ. выход которого соединен с выходом управления данного разряда сумматора, вход управления из (i -!)-га разряда сумматора, вход запрета распространения переноса иэ (i — 2)-ro разряда сумматора, вход запрета свертки из

{i " 1)-го разряда сумматора соединены соответственно с вторым, третьим, четвертым входами третьего эле.мента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И. второй, ь

14117

Составитель М. Есенина

Техред М.Ходанич Корректор Г. Решетник

Редактор В. Петраш, Заказ 3655/44, Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1i3035, Москва, Ж-35, Раушская наб., д. 4/5

1 роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

t третий, четвертый входы которого соединены соответственно с входом управления из (i - 2)-ro разряда сумма, тора, с входом запрета распространеФ

5, ния переноса из (х " 3)-ro разряда сумматора и входом запрета свертки из (i. - 2)-го разряда сумматора, вы-, од шестого элемента И и выход третьего элемента ИЛИ соединены соот- щ ветственно с первым и BTopblN входами четвертого элемента ИЛИ, выход которого соединен с выходом запрета свертки данного разряда сумматора и входом пятого элемента НЕ, выход которого соединен с вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вы" ходом свертки данного разряда сумматора,