Устройство для контроля цифровых блоков

Устройство для контроля цифровых блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для контроля и диагностики цифровых блоков с использованием метода сигнатурного анализа, преимущественно для встроенного контроля. Целью изобретения является повышение достоверности контроля путем анализа сигнатур в промежуточных точках входной последовательности. Устройство содержит блок 1 сумматоров по модулю два, регистр 2 сдвига, генератор 4 тактовых импульсов, элементы И 5 и 8, счетчики 6 и 15, блок 7 сравнения, блок II памяти, триггер 12, элемент 14 задержки и элемеит ИЛИ 17. В процессе работы устройства вся входная последовательность разбивается на части, .для каждой из которых вычисляется и записьшается в блок памяти эталонная сигнатура. В процессе контроля происходит формирование частичных сигнатур и сравнение их с эталонными значениями. Анализ сигнатур в промежуточных точках входной последовательности значительно увеличивает достоверность контроля. I ил. с (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ ЕСПУБЛИН (5а 4 G 06 F 11/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4158645/24-24 (22) 10.12.86 (46) 23. 07. 88. Бюл. У 27 (71) Казанский авиационный институт им. А.Н.Туполева (72) P.Ì.Ìàíñóðîâ и В.Н.Ржин (53) 681.3(088.8) (56) Автоматика и телемеханика, 1982, Р 3, с.173-189.

Авторское свидетельство СССР

У 1360442, кл. G 06 F ll/00, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫК

БЛОКОВ (57) Изобретение относится к вычисли" тельной технике и может быть использовано для контроля и диагностики цифровых блоков с использованием метода сигнатурного анализа, преимущественно для встроенного контроля.

Целью изобретения является повьппение

„„SU„„1411750 А1 достоверности контроля путем анализа ! сигнатур в промежуточных точках входной последовательности. Устройство содержит блок 1 сумматоров по модулю два, регистр 2 сдвига, генератор 4 тактовых импульсов, элементы И 5 н 8, счетчики 6 и 15, блок 7 сравнения, блок 11 памяти, триггер 12, элемент

14 задержки и элемент ИЛИ 17. В процессе работы устройства вся входная последовательность разбивается на части, для каждой из которых вычисляется и записывается в блок памяти эталонная сигнатура. В процессе контроля происходит формирование частичных сигнатур и сравнение их с эталонными .значениями. Анализ сигнатур в промежуточных точках входной последовательности значительно увеличивает достоверность контроля. 1 ил. С::

1411750

Изобретение относится к вычислительной технике и может быть использовано для контроля и диагностики цифровых блоков и узлов, преимущественно для встроенного контроля.

Цель изобретения — повышение достоверности контроля за счет анализа сигнатур в промежуточных точках входной последовательности.

На чертеже представлена функциональная схема устройства.

Устройство содержит блок l сумматоров по модулю два, регистр 2 сдвига. Обозначен контролируемый цифровой блок 3. Кроме того, устройство содержит генератор 4 тактовых импульсов, первый элемент И 5„ первый счетчик 6, блок 7 сравнения, второй элемент И 8, выход 9 сигнала исправности, выход 10 сигнала неисправности, блок 11 памяти, триггер 12 вход 13

"Пуск", элемент 14 -адержки, второй счетчик 15, вход lá сброса и элемент

ИЛИ 17, Устройство работает следующим образом.

Перед началом работы в устройство поступает сигнал по входу 16 сброса, который проходит через элемент ИЛИ l7 30 и устанавливает в начальное состояние регистр 2 сдвига, сбрасывает в нулевое состояние первый б и второй

15 счетчики (тактов), устанавлчвает в начальное состояние контролируемьй блок 3 и в нулевое состояние триггер

12. Далее сигналов по входу l3 "Пуск" триггер 2 устанавливается в единичное состояние. Первый элемент И 5 открывается и импульсы с выхода генера- 40 тора 4, проходя через первый элемент

И 5, поступают на входы синхронизации регистра 2 сдвига, контролируемого блока 3 и на счетный вход гервого счетчика б, инициируя их работу.,15

Двоичные числа, порождаемые автономным генератором, с группы выходов регистра 2 сдвига поступают на пер-вую группу входов блока 7 сравнения, на группу входов контролируемого бло-, « ф ка 3 и на первую группу входов блока

1 сумма.:оров .по модулю два. Реакции на тестовые воздействия контролируемого блока 3 поступают в виде двои:"ных комбинаций на вторую группу входов блока 1 сумматоров по модулю два, участвуя тем самым в формировании очередного тестового числа в регистре 2 сдвига. Таким образам, регистр

2 сдвига вместе с блоком I суммато ров по модулю два, Реакции на тестовые воздействия контролируемого блока 3 поступают в виде двоичных комбинаций на вторую группу входов блока

l сумматоров по модулю два, участвуя тем самым в формировании очередного тестового числа в регистре 2 сдвига.

Таким образом, регистр 2 сдвига вместе с блоком 1 сумматоров,,..по модулю два представляет собой сигнатурный анализатор, сворачивающий выходную информацию контролируемого блока 3.

Через определенное количество тактов импульс с выхода переполнения первого счетчика 6 (тактов) поступает на вход чтения блока ll памяти и на стробирующий вход блока 7 сравнения, Тем самым сравнивается число, содержащееся в регистре 2 сдвига, с эталонной сигнатурой, находящейся в нулевой ячейке блока 11 памяти.При несовпадении указанных чисел на выходе несовпадения блока 7 сравнения формируется сигнал, который поступает на выход 10 сигнала неисправности и на третий вход элемента ИЛИ 17 что приводит устройство в исходное

I состояние. При совпадении чисел работа устройства не прерывается„а сигнал с выхода переполнения первого счетчика б, пройдя через элемент 14 задержки, поступает на счетный вход втоporo счетчика 15, тем самым подготавливается к считыванию следующая ячейка блока ll памяти, так как группа информационных выходов второго счетчика 15 (тактов) подключена к адресным входам блока 11 памяти.

При очередном переполнении первого счетчика 6 происходит очередное сравнение блоком 7 сравнения содержимого регистра 2 сдвига и следующей эталонной сигнатуры. Таким образом устройство производит неоднократное сравнение содержимого регистра 2 сдвига с эталонными сигнатурами. Число сравнений определяется емкостью второго счетчика 15. Сигнал с выхода переполнения второго счетчика 15 разрешает прохождение через второй элемент И 8 импульса последнего сравнения с выхода блока 7 сравнения . Таким образом, на выходе 9 формируется сигнал исправности контролируемого блока 3.

Этот же сигнал, поступая на второй вход элемента ИЛИ 17, прекращает работу устройства.

1411750

Составитель С.Старчихин

Техред М.Дидых Корректор С.Черни

Редактор П.Гереши

Заказ 3663/45

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4

Таким образом, в предлагаемом устройстве в процессе контроля анализируется не только конечное состояние регистра сдвига, но и ряд промежуточ ных состояний, что повьппает достоверность контроля.

Формула и з о б р е т е н и я

Устройство для контроля цифровых блоков, содержащее регистр сдвига, блок сумматоров по модулю два, генератор тактовых импульсов, блок сравнения, первый элемент И, первый счетчик и триггер, причем группа выходов регистра сдвига подключена к первой группе информационных входов блока сравнения, к первой группе входов блока сумматоров по модулю два и является группой выходов стимуляции устройства для подключения к входам контролируемых блоков, вторая группа входов блока сумматоров по модулю два является группой информационных входов устройства для подключения выходов контролируемых блоков, группа выходов блока сумматоров по модулю два соединена с группой информационных входов регистра сдвига, выход генератора тактовых импульсов соединен с синхровходом триггера и первым входом первого элемента И, второй вход которого соединен с выходом триггера, а выход первого элемента И соединен с синхровходом регистра сдвига, счетным входом первого счетчика и является синхронизирующим выходом устройства для подключения к синхровходу контролируемого блока, единичный вход триггера является входом "Пуск" устройства, выход переполнения первого счетчика соединен с входом стробирования блока сравнения, выход несовпадения которого является выходом сигнала неисправности устройства, о т—

5 л и ч а ю щ е е с я тем, что, с целью повьппения достоверности контроля эа счет анализа сигнатур в промежуточных точках входной последовательности, устройство содержит второй счетчик, блок памяти, второй элемент И, элемент ИЛИ и элемент .задерж;ки, вход которого объединен с входом чтения блока памяти и подключен к выходу переполнения первого счетчика, выход элемента задержки соединен со счетным входом второго счетчика, группа информационных выходов которого соединена с группой адресных входов блока памяти, группа выходов которого соединена с второй группой информационных входов блока сравнения, вход сброса второго счетчика объединен с входом сброса триггера и подключен к выходу элемента ИЛИ, первый вход ко- торого является входом сброса устройства, выход совпадения блока сравнения соединен с первым входом второго элемента И, второй вход которого подключен к выходу переполнения второго счетчика, выход второго элемента И соединен с вторым входом элемента

ИЛИ и является выходом сигнала исправности устройства, выход несовпадения блока сравнения соединен с третьим входом элемента HJiH выход которого подключен к входам сброса триггера, регистр сдвига и первого счетчика и является выходом устрой40 ства для подключения к входу сброса контролируемого блока